| 講演名 | 2001/1/4 マルチコンテキストFPGAのためのコンテキスト分割アルゴリズムの実例による評価 本多 亮, 北道 淳司, 船曳 信生, 東野 輝夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | マルチコンテキストFPGAは, 1回路素子に対する複数の設定をFPGA内に格納でき, FPGA上の回路構成を高速に変更できる.また, 従来型FPGAのための設定データに対する合成において行われる分割・配置・配線の工程に加え, 実装する回路をFPGAサイズを上限として分割する問題を考慮する必要がある.この問題に対し, 我々は入力回路モデルをEFSMとし, 制御部の1状態で行われるべき演算を単位としてグループ化し, 回路を分割する方法を提案した.提案解法は二段階の近似解法を組み合わせたアルゴリズムである.第一段階では入力EFSMを深さ優先探索の走査順に状態集合にグループ化して初期解を生成し, 第二段階では初期解で得られた分割結果を基に状態集合間で状態の移動を行い, コンテキストを書き換える上で時間の最も余裕がない状態遷移経路を改善する.FPGA上の回路構成の変更はグループ化された制御部状態の演算回路群を単位として行われる.本研究ではこの問題を解く解法を, いくつかの具体例に対して適用し, その結果について報告する.プログラムをハードウェア化した例題に対しアルゴリズムを適用し, 対象FPGAの回路容量を変化させ試行を行った結果, 改善段階での処理により初期解より平均30%程度解が改善された. |
| 抄録(英) | A multi-context FPGA is a kind of Dynamically Reconfigurable FPGA(DREPGA) with better reconfiguration time-efficiency than conventional DRFPGA. In synthesis for a multi-context FPGA, we consider the context partitioning probrem. The context partitioning probrem is a step of a multi-context FPGA design flow, in which a given circuit is packed into reconfiguration units, called contexts, of a multi-context FPGA so that the reconfiguration time over head can be small. We have proposed a heuristic algorithm to solve the context partitioning probrem. In this paper, we apply our algorithm to some real examples and evaluate our algorithm. |
| キーワード(和) | FPGA / 動的再構成構造 / マルチコンテキスト / 回路分割 / 組み合わせ最適化問題 |
| キーワード(英) | FPGA / Dynamically Reconfigurable Logic / Multi-Context / Partitioning / Combinatorial Optimization |
| 資料番号 | VLD2000-113,CPSY2000-68 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/1/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | マルチコンテキストFPGAのためのコンテキスト分割アルゴリズムの実例による評価 |
| サブタイトル（和） | |
| タイトル（英） | An Evaluation of a Context Partitioning Algorithm for Multi-Context FPGAs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 動的再構成構造 / Dynamically Reconfigurable Logic |
| キーワード(3)（和/英） | マルチコンテキスト / Multi-Context |
| キーワード(4)（和/英） | 回路分割 / Partitioning |
| キーワード(5)（和/英） | 組み合わせ最適化問題 / Combinatorial Optimization |
| 第 1 著者 氏名（和/英） | 本多 亮 / Ryo HONDA |
| 第 1 著者 所属（和/英） | 大阪大学大学院基礎工学研究科 Graduate School of Engineering Science, Osaka University |
| 第 2 著者 氏名（和/英） | 北道 淳司 / Junji KITAMICHI |
| 第 2 著者 所属（和/英） | 大阪大学サイバーメディアセンター Cybermedia Center, Osaka University |
| 第 3 著者 氏名（和/英） | 船曳 信生 / Nobuo FUNABIKI |
| 第 3 著者 所属（和/英） | 大阪大学大学院基礎工学研究科 Graduate School of Engineering Science, Osaka University |
| 第 4 著者 氏名（和/英） | 東野 輝夫 / Teruo HIGASHINO |
| 第 4 著者 所属（和/英） | 大阪大学大学院基礎工学研究科 Graduate School of Engineering Science, Osaka University |
| 発表年月日 | 2001/1/4 |
| 資料番号 | VLD2000-113,CPSY2000-68 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 531 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |