講演名 | 2001/1/4 仮想ハードウェアHOSMIIのためのDRAM型マルチコンテキストFPGAの設計 川上 大輔, 柴田 裕一郎, 天野 英晴, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 仮想ハードウェアシステムHOSMIIは、複数の配線情報メモリをチップ内に持たせたマルチコンテキストFPGAを用い、データ駆動的に制御し回路の仮想化を行なうシステムである。FPGA/CPLDにDRAMを混載させることで、大量の配線情報データをチップ内に格納することができ、従来のSRAM型FPGAで問題となっていた回路の再構成時間を大幅に短縮させることが可能である。しかし、DRAMを混載させたFPGAの研究、試作は行なわれているが、一般に利用できるものではない。そこで今回、DRAM混載型マルチコンテキストFPGA(HOSMIIチップ)の試作、設計を行なった。HOSMIIチップは電源電圧が3.3V、Metal3-Poly2層の0.35μmプロセスであり、チップ面積は4.93mm~2である。またチップ内にコンテキストを16面格納することが可能である。簡単なシミュレーションから、論理ブロック100MHzで動作させることができ、回路の再構成時間も5nsと高速に行なえることが確認できた。本稿ではHOSMIIチップのアーキテクチャについて述べ、性能評価を検討する。 |
抄録(英) | HOSMII is a virtual hardware system with a data driven control mechanism. It uses a multi-context FPGA which provides multiple sets of configuration memory inside the chip. Using FPGA/CPLD embedded with DRAM enables us to keep a lot of configuration memory sets in a chip. Though research prototypes of such a chip have been implemented, these devices are not optimized for HOSMII mechanism. Here, a multicontext DRAM FPGA chip called HOSMII chip is implemented for HOSMII mechanism. HOSMII chip is a 0.35μm standard cell CMOS with metal-3 poly-2 layer. It provides 16 contexts in 4.93mm~2. Electric simulation shows the logic block works at 100MHz with 3.3V voltage supply. Also, it takes about 5ns to reconfigure the whole circuits. |
キーワード(和) | 仮想ハードウェア / データ駆動 / マルチコンテキストFPGA / DRAM混載 |
キーワード(英) | virtual hardware / data driven / multicontext FPGA / embedded DRAM |
資料番号 | VLD2000-111,CPSY2000-66 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2001/1/4(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 仮想ハードウェアHOSMIIのためのDRAM型マルチコンテキストFPGAの設計 |
サブタイトル(和) | |
タイトル(英) | Design of DRAM type Multi-context FPGA for Virtual Hardware HOSMII |
サブタイトル(和) | |
キーワード(1)(和/英) | 仮想ハードウェア / virtual hardware |
キーワード(2)(和/英) | データ駆動 / data driven |
キーワード(3)(和/英) | マルチコンテキストFPGA / multicontext FPGA |
キーワード(4)(和/英) | DRAM混載 / embedded DRAM |
第 1 著者 氏名(和/英) | 川上 大輔 / D. KAWAKAMI |
第 1 著者 所属(和/英) | 慶應義塾大学大学院 理工学研究科 計算機科学専攻 Dept. of Information and Computer Science, Keio University |
第 2 著者 氏名(和/英) | 柴田 裕一郎 / Y. SHIBATA |
第 2 著者 所属(和/英) | 慶應義塾大学大学院 理工学研究科 計算機科学専攻 Dept. of Information and Computer Science, Keio University |
第 3 著者 氏名(和/英) | 天野 英晴 / H. AMANO |
第 3 著者 所属(和/英) | 慶應義塾大学大学院 理工学研究科 計算機科学専攻 Dept. of Information and Computer Science, Keio University |
発表年月日 | 2001/1/4 |
資料番号 | VLD2000-111,CPSY2000-66 |
巻番号(vol) | vol.100 |
号番号(no) | 531 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |