| 講演名 | 2000/11/23 Analyzing Path Delay Fault Testability of RTL Data Paths:A Non-Scan Approach , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | In this paper we analyze the testability of RTL data paths targeting all detectable path delay faults. The concept of RTL path is introduced. Based on this concept a definition for2-pattern(path delay fault)testable data path is developed. Some necessary and sufficient conditions to support the propagation of 2-pattern vectors for two or more control paths are pointed out. A graph approach of our analysis is also presented. |
| キーワード(和) | |
| キーワード(英) | Path delay faults / RTL data paths / Testability / 2-pattern test / control/observation paths |
| 資料番号 | VLD2000-106,ICD2000-163,FTS2000-71 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2000/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Analyzing Path Delay Fault Testability of RTL Data Paths:A Non-Scan Approach |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / Path delay faults |
| 第 1 著者 氏名（和/英） | / Md. Altaf-UI-Amin |
| 第 1 著者 所属（和/英） | Graduate School of Information Science Nara Institute of Science and Technology |
| 発表年月日 | 2000/11/23 |
| 資料番号 | VLD2000-106,ICD2000-163,FTS2000-71 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 473 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |