| 講演名 | 2000/11/23 TDMによる多出力LUT回路網の実現法 笹尾 勤, 松浦 宗寛, 井口 幸洋, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 多出力論理回路を大規模LUT(look-up table)とシーケンサで実現する方法を示す.まず, 多出力関数の非零出力を特性関数(ECFN)で実現し, それをLUTのカスケードで表現する.次に, そのカスケードを大規模LUTとシーケンサで模擬する.また, これを高速に実現するアーキテクチャを示す.これは, 高速論理シミュレーションエンジンの1つの実現法となっている.種々のベンチマーク関数に対するLUT数と段数を示す.また, シミュレーション時間を短縮するような出力の分割法について述べる. |
| 抄録(英) | A realization of multiple-output logic function using a large look-up table(LUT)and a sequencer is presented. First, a multiple-output function is represented by an encoded characteristic function for non-zeros(ECFN). Then, it is represented by a cascade of look-up tables(LUTs). And finally, the cascade is simulated by a large LUT and a sequencer. We represent multiple-output functions for benchmark functions by cascades of LUTs, and show the number of LUTs and levels of networks. This realization is used for hardware logic simulator. A partition method of outputs for parallel evaluation is also presented. |
| キーワード(和) | 論理シミュレーション用ハードウェア / 多出力論理関数 / 関数分解 / カスケード実現 / FPGA論理合成 / 時分割実現 |
| キーワード(英) | Hardware for logic simulation / Multiple-output logic function / Functional decomposition / Cascade realization / FPGA synthesis / Time domain multiplexing(TDM) |
| 資料番号 | VLD2000-97,ICD2000-154,FTS2000-62 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2000/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | TDMによる多出力LUT回路網の実現法 |
| サブタイトル（和） | |
| タイトル（英） | Realization of Multiple-output LUT Networks using TDM |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 論理シミュレーション用ハードウェア / Hardware for logic simulation |
| キーワード(2)（和/英） | 多出力論理関数 / Multiple-output logic function |
| キーワード(3)（和/英） | 関数分解 / Functional decomposition |
| キーワード(4)（和/英） | カスケード実現 / Cascade realization |
| キーワード(5)（和/英） | FPGA論理合成 / FPGA synthesis |
| キーワード(6)（和/英） | 時分割実現 / Time domain multiplexing(TDM) |
| 第 1 著者 氏名（和/英） | 笹尾 勤 / Tsutomu SASAO |
| 第 1 著者 所属（和/英） | 九州工業大学情報工学部:九州工業大学マイクロ化総合技術センター Department of Computer Science and Electronics, Kyushu Institute of Technology:Center for Microelectronic Systems, Kyushu Institute of Technology |
| 第 2 著者 氏名（和/英） | 松浦 宗寛 / Munehiro MATSUURA |
| 第 2 著者 所属（和/英） | 九州工業大学情報工学部 Department of Computer Science and Electronics, Kyushu Institute of Technology |
| 第 3 著者 氏名（和/英） | 井口 幸洋 / Yukihiro IGUCHI |
| 第 3 著者 所属（和/英） | 明治大学理工学部 Department of Computer Science, Meiji University |
| 発表年月日 | 2000/11/23 |
| 資料番号 | VLD2000-97,ICD2000-154,FTS2000-62 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 473 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |