| 講演名 | 2000/11/23 コアベースシステムLSIにおけるプログラムメモリの電力削減手法 石原 亨, 浅田 邦博, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 命令参照の局所性は良く知られている.この性質はプログラム中のごく一部の命令列のみが頻繁に実行されることを意味している.頻繁に実行される命令列を電力の小さい小型のサブプログラムメモリに配置し, 残りのコードをサイズの大きいメインプログラムメモリに配置することにより, プログラムのサイズの増大を隠蔽することができる.本稿では, メモリへの平均アクセス時間を制約条件として, メモリで消費されるエネルギーが最小になるようにプログラムメモリをメインプログラムメモリとサブプログラムメモリに分割し, それぞれのメモリの電源電圧と閾値電圧を最適に決定する手法を提案する.いくつかのベンチマークプログラムを用いた実験により, 本手法が命令メモリで消費される電力を1/5に削減できることを確認した. |
| 抄録(英) | A System level approach for a memory power reduction is proposed in this paper. The basic idea is allocating frequently executed object codes into a small subprogram memory and optimizing supply voltage and threshold voltage of the subprogram memory. Since large scale memory contains a lot of direct paths from power supply to ground, power dissipation caused by subthreshold leakage current is more serious than dynamic power dissipation. Our approach optimizes the size of subprogram memory, supply voltage, and threshold voltage so as to minimize memory power dissipation including static power dissipation caused by leakage current. A heuristic algorithm which determines code allocation, supply voltage, and threshold voltage simultaneously so as to minimize power dissipation of memories is proposed as well. Our experiments with some benchmark programs demonstrate significant energy reductions up to 80% over a program memory which does not apply our approach. |
| キーワード(和) | 低消費電力設計 / メモリ / 電圧スケーリング / システムLSI |
| キーワード(英) | Low power design / Memory / Voltage scaling / System LSI |
| 資料番号 | VLD2000-85,ICD2000-142,FTS2000-50 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2000/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | コアベースシステムLSIにおけるプログラムメモリの電力削減手法 |
| サブタイトル（和） | |
| タイトル（英） | A Memory Power Reduction Technique for Core-base System LSIs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低消費電力設計 / Low power design |
| キーワード(2)（和/英） | メモリ / Memory |
| キーワード(3)（和/英） | 電圧スケーリング / Voltage scaling |
| キーワード(4)（和/英） | システムLSI / System LSI |
| 第 1 著者 氏名（和/英） | 石原 亨 / Tohru ISHIHARA |
| 第 1 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター VLSI Design and Education Center, the University of Tokyo |
| 第 2 著者 氏名（和/英） | 浅田 邦博 / Kunihiro ASADA |
| 第 2 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター VLSI Design and Education Center, the University of Tokyo |
| 発表年月日 | 2000/11/23 |
| 資料番号 | VLD2000-85,ICD2000-142,FTS2000-50 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 473 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |