| 講演名 | 2000/11/23 機能メモリを使用したプロセッサの面積/遅延見積り手法 余傳 達彦, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 機能メモリを使用したプロセッサのハードウェア/ソフトウェア協調合成システムではプロセッサの面積/遅延見積もり値が必要になる.本手法は, まずプロセッサ記述を論理合成ツールで論理合成して得られた論理回路を解析し, 面積/遅延の見積もり式がどのような関数になるかの予測を行った.その予測を元にプロセッサ記述を変化させ論理合成し, プロセッサの面積/遅延見積り式を導出した.導出した機能メモリを使用したプロセッサの面積/遅延見積り式は論理合成後の面積/遅延の値と比較して誤差は面積2.7%, 遅延3.8%以内に抑えられた. |
| 抄録(英) | A hardware/software cosynthesis which synthesizes processors with a CAM(Content Addressable Memory)unit requires area/delay estimation of a generated processor. We, at first, configure processors with CAM unit based on several parameters, the results are logic-synthesized, and the figures of logic circuit are analyzed to obtain rough estimation equations of area and delay. Based on the obtained estimation equations of area and delay, we configure variety of processors of various types of parameter, the results are logic-synthesized, and the final estimation equations are established. We have compared the established estimation equations with the logic-synthesized processor's area and delay. Errors of the area estimations are less than 2.7%. Errors of the delay astimations are less than 3.8%. |
| キーワード(和) | |
| キーワード(英) | processor / CAM / area/delay estimation / hardware/software codesign |
| 資料番号 | VLD2000-83,ICD2000-140,FTS2000-48 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2000/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 機能メモリを使用したプロセッサの面積/遅延見積り手法 |
| サブタイトル（和） | |
| タイトル（英） | Area/Delay Estimation Techiques for Processors with Content Addressable Memory |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / processor |
| 第 1 著者 氏名（和/英） | 余傳 達彦 / Tatsuhiko YODEN |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept.of Electronics, Information and Communication Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学総合研究センター Advanced Reserch Center for Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept.of Electronics, Information and Communication Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept.of Electronics, Information and Communication Engineering, Waseda University |
| 発表年月日 | 2000/11/23 |
| 資料番号 | VLD2000-83,ICD2000-140,FTS2000-48 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 473 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |