| 講演名 | 2000/11/23 リコンフィギャラブルロジックにおけるLUTの最適粒度に関する一検討 飯田 全広, 末吉 敏則, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 現行のFPGAには低実装効率, 再構成オーバーヘッドなどの問題がある.これらがリコンフィギャラブル・コンピューティングでの性能を引き出せない原因と考えられる.本研究ではリコンフィギャラブル・コンピューティングに適したプログラマブルロジックの要件を明確にし, LUTの粒度について実装面積, 動作速度および実装効率の3つの側面から評価した.その結果, 論理ブロック内の固定領域が増加すると, 最小面積を得るLUT粒度が大きくなることが判った.また, 動作速度は回路によって最適LUT粒度が異なり, 評価回路の平均では5-LUTが最小遅延を示した.そして, 実装効率はLUT粒度が大きくなるにしたがって落ち, 7-LUTでは50%以下になることが判った. |
| 抄録(英) | There are some problems in present FPGA that a reconfiguration takes time. These are the cause that performance with the reconfigurable computing can't be drawn. In this paper, We cleared the necessary condition of the programable logic which is suitable for the reconfigurable computing and evaluated about the granularity of LUT on three measures of the implementation area, the critical path delay and the implementation efficiency. As a result, it was found out that the LUT granularity that it got a minimum area became large when fixed field in the logic block increase. Moreover, as for the critical path delay, the best LUT granularity varied in the circuit, and 5-LUT showed minimum delay on the average of the evaluation circuit. Then, implementation efficiency was decrease in according to LUT granularity's becoming large, and it was found out that it was less than 50% in 7-LUT. |
| キーワード(和) | リコンフィギャラブル・ロジック / 粒度 |
| キーワード(英) | reconfigurable logic / FPGA / LUT / granularity |
| 資料番号 | VLD2000-82,ICD2000-139,FTS2000-47 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2000/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | リコンフィギャラブルロジックにおけるLUTの最適粒度に関する一検討 |
| サブタイトル（和） | |
| タイトル（英） | LUT Granularity Evaluation for Reconfigurable Logic |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギャラブル・ロジック / reconfigurable logic |
| キーワード(2)（和/英） | 粒度 / FPGA |
| 第 1 著者 氏名（和/英） | 飯田 全広 / nasahiro Iida |
| 第 1 著者 所属（和/英） | 熊本大学 大学院 自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 末吉 敏則 / Toshinori Sueyoshi |
| 第 2 著者 所属（和/英） | 熊本大学 工学部 数理情報システム工学科 Department of Computer Science, Faculty of Engineering, Kumamoto University |
| 発表年月日 | 2000/11/23 |
| 資料番号 | VLD2000-82,ICD2000-139,FTS2000-47 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 473 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |