| 講演名 | 2000/11/23 逐次的ルーティングに基づく多項式時間のアレー再構成 重井 徳貴, 宮島 廣美, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本報告では, 2行2列の予備プロセッサをもつ1-1/2トラックスイッチアレーの再構成法について論ずる.多項式時間の逐次的ルーティングに基づく再構成の再構成率を改善するために, 二つの方法について考える.第1の方法は, 論理アドレスのマッピングを行う際に, マッピング先となる物理アドレスを調べる順番を考慮するというものである.ここでは, 10通りの優先順位の付け方を考え, シミュレーションにより効果的な優先順位を示す.第2の方法は, マッピング時に以降でのマッピングの行き詰まりを予測するというものである.アレーサイズがN×Nの時, 時間計算量はN倍増加するが, その有効性がシミュレーションにより示される. |
| 抄録(英) | This paper deals with reconfiguration of a processor array model as a fault tolerance technique. In order to improve the reconfigurability of polynomial-time reconfiguration based on sequential routing, two methods are considered. The first method takes account of order in which physical addresses are examined when each logical address is mapped to a physical address. Ten varieties of order are presented, and several effective varieties are found by our simulation. The second method predicts that the mapping of a logical address brings a dead end in the future mapping. Although the time complexity of the method increases by N to O(N^3)for N×N array, the effectiveness of the prediction is shown by our simulation. |
| キーワード(和) | プロセッサアレー / 再構成 / ルーティング / 故障プロセッサ / 多項式時間 |
| キーワード(英) | processor array / reconfiguration / routing / faulty processor / Polynomial-time |
| 資料番号 | VLD2000-81,ICD2000-138,FTS2000-46 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2000/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 逐次的ルーティングに基づく多項式時間のアレー再構成 |
| サブタイトル（和） | |
| タイトル（英） | Polynomial-Time Reconfiguration of Processor Arrays Based on Sequential Routing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | プロセッサアレー / processor array |
| キーワード(2)（和/英） | 再構成 / reconfiguration |
| キーワード(3)（和/英） | ルーティング / routing |
| キーワード(4)（和/英） | 故障プロセッサ / faulty processor |
| キーワード(5)（和/英） | 多項式時間 / Polynomial-time |
| 第 1 著者 氏名（和/英） | 重井 徳貴 / Noritaka SHIGEI |
| 第 1 著者 所属（和/英） | 島根大学 総合理工学部 Shimane University |
| 第 2 著者 氏名（和/英） | 宮島 廣美 / Hiromi MIYAJIMA |
| 第 2 著者 所属（和/英） | 鹿児島大学 工学部 Kagoshima University |
| 発表年月日 | 2000/11/23 |
| 資料番号 | VLD2000-81,ICD2000-138,FTS2000-46 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 473 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |