| 講演名 | 2000/11/23 Virtual Socket Architectureを用いたEmbedded DRAMの設計手法 天野 照彦, 山内 忠昭, 木下 充矢, 堂阪 勝巳, 有本 和民, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | Embedded DRAMの設計期間(turn around time)を一般的なCMOS ASICと同程度に短縮できる「Virtual Socket Architecture」を提案する。本提案の特徴は、一般的な同期回路設計で使用される自動設計支援ツールを最大限に生かすために、DRAM固有の制御回路部分をソフトマクロで提供したことである。本提案によるテストデバイスを0.18um級プロセスで試作し、166MHzでの動作を確認した。 |
| 抄録(英) | This paper proposes the virtual socket architecture in order to reduce the design turn around time(TAT)of the embedded DRAM. By using the proposed architecture, the DRAM control circuitry is provided as the software macro to take advantage of the automated tools based on the synchronous circuit design. With array generator technology, this architecture can achieve high quality, quick turn around tme(QTAT)flexible eDRAM design almost same as the CMOS ASIC. We applied this virtual socket architecture to the 0.18um embedded DRAM test device and confirmed over 166MHz operation. |
| キーワード(和) | Embedded DRAM / 混載DRAM / 同期回路設計 / 論理合成 / P&Rツール |
| キーワード(英) | Embedded DRAM / Synchronous circuit design / Logic synthesis / P&R tool |
| 資料番号 | VLD2000-77,ICD2000-134,FTS2000-42 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2000/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Virtual Socket Architectureを用いたEmbedded DRAMの設計手法 |
| サブタイトル（和） | |
| タイトル（英） | Design methodology of the embedded DRAM with the Virtual Socket Architecture |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Embedded DRAM / Embedded DRAM |
| キーワード(2)（和/英） | 混載DRAM / Synchronous circuit design |
| キーワード(3)（和/英） | 同期回路設計 / Logic synthesis |
| キーワード(4)（和/英） | 論理合成 / P&R tool |
| キーワード(5)（和/英） | P&Rツール |
| 第 1 著者 氏名（和/英） | 天野 照彦 / Teruhiko Amano |
| 第 1 著者 所属（和/英） | 三菱電機株式会社 ULSI技術開発センター ULSI Development Center, Mitsubishi Electric Corporation |
| 第 2 著者 氏名（和/英） | 山内 忠昭 / Tadaaki Yamauchi |
| 第 2 著者 所属（和/英） | 三菱電機株式会社 ULSI技術開発センター ULSI Development Center, Mitsubishi Electric Corporation |
| 第 3 著者 氏名（和/英） | 木下 充矢 / Mitsuya Kinoshita |
| 第 3 著者 所属（和/英） | 三菱電機株式会社 ULSI技術開発センター ULSI Development Center, Mitsubishi Electric Corporation |
| 第 4 著者 氏名（和/英） | 堂阪 勝巳 / Katsumi Dosaka |
| 第 4 著者 所属（和/英） | 三菱電機株式会社 ULSI技術開発センター ULSI Development Center, Mitsubishi Electric Corporation |
| 第 5 著者 氏名（和/英） | 有本 和民 / Kazutami Arimoto |
| 第 5 著者 所属（和/英） | 三菱電機株式会社 ULSI技術開発センター ULSI Development Center, Mitsubishi Electric Corporation |
| 発表年月日 | 2000/11/23 |
| 資料番号 | VLD2000-77,ICD2000-134,FTS2000-42 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 473 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |