| 講演名 | 2000/11/23 しきい論理に基づく再構成可能デバイスの可変論理部 青山 一生, 澤田 宏, 名古屋 彰, 中島 和生, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 従来のしきい論理に基づく論理可変性を持つニューロンMOS回路(νMOS回路)では、再構成可能デバイスの可変論理部に要求される論理構成データ保持機能を、メモリ回路を追加することなく、実現することは困難であった。本稿では、νMOSインバータ自身に構成データ保持機能を与える回路を提案し、そのνMOSインバータを用いた可変論理部の回路構成と構成データ保持方法について説明する。この可変論理部は状態保持機能を持つため、任意の対称関数機能、メモリ機能、マルチプレクサ機能、配線機能の4つの機能を実現することができる。3入力変数対称関数機能と4入力マルチプレクサ機能を持つ可変論理部を回路シミュレーションにより機能検証した結果、4つの機能の正常動作を確認できた。 |
| 抄録(英) | Neuron MOS circuits(νMOS circuits)realizing any symmetric function based on threshold logic have had a problem that storage of configuration data in them is difficult without requiring any additional memory circuit. In this paper, we present a νMOS circuit that can store configuration data in itself as a reconfigurable logic element and explain an effective method to srore the data. The reconfigurable logic element can achieve four different functions:any symmetric function, amemory, amultiplexer and a wire funnction. Circuit simulation results for a reconfigurable logic element realizing any symmetric function for three variables are provided to verify the correct operations for the four functions. |
| キーワード(和) | 再構成可能デバイス / 可変論理部 / しきい素子 / ニューロンMOS / データ保持 / メモリ |
| キーワード(英) | reconfigurable device / reconfigurable logic element / threshold gate / neuron MOS / data storage / memory |
| 資料番号 | VLD2000-76,ICD2000-133,FTS2000-41 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2000/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | しきい論理に基づく再構成可能デバイスの可変論理部 |
| サブタイトル（和） | |
| タイトル（英） | A Threshold Logic-Based Reconfigurable Logic Element |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 再構成可能デバイス / reconfigurable device |
| キーワード(2)（和/英） | 可変論理部 / reconfigurable logic element |
| キーワード(3)（和/英） | しきい素子 / threshold gate |
| キーワード(4)（和/英） | ニューロンMOS / neuron MOS |
| キーワード(5)（和/英） | データ保持 / data storage |
| キーワード(6)（和/英） | メモリ / memory |
| 第 1 著者 氏名（和/英） | 青山 一生 / Kazuo Aoyama |
| 第 1 著者 所属（和/英） | NTTコミュニケーション科学基礎研究所 NTT Communication Science Laboratories |
| 第 2 著者 氏名（和/英） | 澤田 宏 / Hiroshi Sawada |
| 第 2 著者 所属（和/英） | NTTコミュニケーション科学基礎研究所 NTT Communication Science Laboratories |
| 第 3 著者 氏名（和/英） | 名古屋 彰 / Akira Nagoya |
| 第 3 著者 所属（和/英） | NTT未来ねっと研究所 NTT Network Innovation Laboratories |
| 第 4 著者 氏名（和/英） | 中島 和生 / Kazuo Nakajima |
| 第 4 著者 所属（和/英） | University of Maryland University of Maryland |
| 発表年月日 | 2000/11/23 |
| 資料番号 | VLD2000-76,ICD2000-133,FTS2000-41 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 473 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |