講演名 2000/11/23
低電圧動作を視野にいれた高速演算用回路方式ASDLの提案
池見 憲一, 瀧 和男, 北村 清志, 尾形 俊郎, 八木 幹雄,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 2線式(差動型)ロジックを採用し、信号の立上り遷移と立下がり遷移に要する時間を意図的に非対称とすることで高速化を図った新たな回路方式として, ASDL回路方式を提案した.ASDLの中で特にクロックレス・ダイナミック回路方式であるものをASDDLと呼び, 本研究においては主にこの回路について従来CMOSと比較, 検討した.本回路は乗算器などに適用した場合に2倍程度の高速動作を目指しており, 本稿では, 低電圧動作よりも主に高速性に注目した評価を行った.FullAdderを対象としたASDDLの評価結果は, 1, 8μmプロセス, 1.8V動作時の遅延がCMOSの55%であった.また, 16ビット乗算器を設計し性能の初期評価を行なった.遅延は2.15nsであり, CMOS乗算器の66%となった.
抄録(英) A new CMOS logic circuit technology ASDL(Asymmetric Slope Differential Logic)is proposed, which targeting two-fold speed up of conventional CMOS, ASDL handles differential signal inputs and outputs, and has a special feature of asymmetric signal transition delay of fast signal rising and slow falling, which enables very high speed signal rising propagation. ASDDL(Asymmetric Slope Differential Dynamic Logic)is a variant of ASDL and has a unique feature of"clockless dynamic logic"for higher speed operation. A 16-bit multiplier has been designed in ASDDL for 1.8μm process and 1.8V operation. Operation time were measured in circuit simulations. An ASDDL full adder shows 55% signal delay of that of CMOS full adder. Operation time of the ASDDL 16-bit multiplier is 2.15nS, which is 66% of that of CMOS multiplier.
キーワード(和) 二線式論理回路 / 差動型論理回路 / ダイナミック論理回路 / 高速動作
キーワード(英) ASDL / ASDDL / ASD-CMOS / Differential Logic / Dynamic Logic / High Speed
資料番号 VLD2000-75,ICD2000-132,FTS2000-40
発行日

研究会情報
研究会 VLD
開催期間 2000/11/23(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 低電圧動作を視野にいれた高速演算用回路方式ASDLの提案
サブタイトル(和)
タイトル(英) A New Differential High Speed CMOS Logic circuit Technology ASDL
サブタイトル(和)
キーワード(1)(和/英) 二線式論理回路 / ASDL
キーワード(2)(和/英) 差動型論理回路 / ASDDL
キーワード(3)(和/英) ダイナミック論理回路 / ASD-CMOS
キーワード(4)(和/英) 高速動作 / Differential Logic
第 1 著者 氏名(和/英) 池見 憲一 / Kenichi IKEMI
第 1 著者 所属(和/英) 神戸大学大学院自然科学研究科
Graduate School of Science and Technology, Kobe University
第 2 著者 氏名(和/英) 瀧 和男 / Kazuo TAKI
第 2 著者 所属(和/英) 神戸大学工学部情報知能工学科
Department of Computer and Systems Engineering, Kobe University
第 3 著者 氏名(和/英) 北村 清志 / Kiyoshi KITAMURA
第 3 著者 所属(和/英) エイ・アイ・エル株式会社
AIL Co., Ltd.
第 4 著者 氏名(和/英) 尾形 俊郎 / Toshiro OGATA
第 4 著者 所属(和/英) 神戸大学大学院自然科学研究科
Graduate School of Science and Technology, Kobe University
第 5 著者 氏名(和/英) 八木 幹雄 / Mikio YAGI
第 5 著者 所属(和/英) 神戸大学大学院自然科学研究科
Graduate School of Science and Technology, Kobe University
発表年月日 2000/11/23
資料番号 VLD2000-75,ICD2000-132,FTS2000-40
巻番号(vol) vol.100
号番号(no) 473
ページ範囲 pp.-
ページ数 6
発行日