講演名 2000/11/23
パスバランス回路における遅延不確かさの統計的解析
橋本 昌宜, 小野寺 秀俊,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿では, 回路性能最適化が回路遅延への不確かさに与える統計的影響について議論する.回路性能最適化には回路中の各パスの遅延時間を均一化(パスバランス化)する働きがある.つまり, 長いパスは遅延時間が短くなるように最適化され, 短いパスは遅延時間が長くなるように最適化される.回路性能最適化によってパスバランス化された回路では, 回路遅延の統計的性質によって, 遅延計算誤差や製造ばらつき, 動作条件の変動などによる遅延不確かさの影響が増大する.回路性能の最適化が十分に行われた回路では, 遅延制約を満たさない可能性が生じる.本稿では, パスバランス化によって回路の遅延分布が遅延が増加する方向へ移動する例を紹介し, 回路性能の最適化によって回路遅延の不確かさが増大する問題を提起する.
抄録(英) This paper discusses the statistical effect of performance optimization to the uncertainty in circuit delay. Performance optimization has an effect of balancing the delay of each path in the circuit, i, e. the delay of long paths are shortened and the delay of short paths are lengthened. In these path-balanced circuits, the uncertainty in circuit delay, which are caused by calculation error, manufacturing variability, fluctuation of operating condition, etc., becomes worse by the statistical characteristic of delay. Thus, a highly-optimized circuit may not satisfy delay constraints. In this paper, we demonstrate some examples that statistically-distributed circuit delay is increased by path-balancing, and we then raise a problem that performance optimization increases the uncertainty in circuit delay.
キーワード(和) 遅延不確かさ / 統計的遅延解析 / 回路性能最適化 / パスバランス / 遅延変動
キーワード(英) Delay Uncertainty / Statistical Delay Analysis / Performance Optimization / Path--Balance / Delay Fluctuation
資料番号 VLD2000-72,ICD2000-129,FTS2000-37
発行日

研究会情報
研究会 VLD
開催期間 2000/11/23(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) パスバランス回路における遅延不確かさの統計的解析
サブタイトル(和)
タイトル(英) A Statistical Delay-Uncertainty Analysis of Path-Balanced Circuits
サブタイトル(和)
キーワード(1)(和/英) 遅延不確かさ / Delay Uncertainty
キーワード(2)(和/英) 統計的遅延解析 / Statistical Delay Analysis
キーワード(3)(和/英) 回路性能最適化 / Performance Optimization
キーワード(4)(和/英) パスバランス / Path--Balance
キーワード(5)(和/英) 遅延変動 / Delay Fluctuation
第 1 著者 氏名(和/英) 橋本 昌宜 / Masanori Hashimoto
第 1 著者 所属(和/英) 京都大学情報学研究科通信情報システム専攻
Department of Communications and Computer Engineering, Kyoto University
第 2 著者 氏名(和/英) 小野寺 秀俊 / Hidetoshi Onodera
第 2 著者 所属(和/英) 京都大学情報学研究科通信情報システム専攻
Department of Communications and Computer Engineering, Kyoto University
発表年月日 2000/11/23
資料番号 VLD2000-72,ICD2000-129,FTS2000-37
巻番号(vol) vol.100
号番号(no) 473
ページ範囲 pp.-
ページ数 6
発行日