講演名 | 2000/9/14 パラメトリックBSGによるレイアウトデザインの再利用 呉 中林, 坂主 圭史, 梶谷 洋司, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | VLSIレイアウトデザインの再利用に当たって、我々は既設計を抽象するための情報を決め、それを格納するためのデータ構造を用意する。抽出したデータが新しい環境のにおいてさらに最適化されるので、用意したデータ構造はデータの変化に柔軟に対応できなければならない。本文では、既設計のフロアプランに注目し、4方位関係と特徴づけて、データ構造としてパラメトリックBSGを提案する。4方位から最小サイズのパラメトリックBSGへマッピングする手続きを与え、再利用に際し、そのメリットを検討した。 |
抄録(英) | In reuse of a layout design of VLSI, we first detemine the information to abstract from a given design, and then prepare a data structure to store it. Since a further optimization is required in the new environment, the data structure must be flexible to accept a change of the data. In this paper, the floorplan of a given layout is focused. It is characterized by a topological property, called the seg-based 4-direction. The parametic BSG (PBSG) is proposed as the data structure. An elegant procedure to map the seg-based 4-direction into PBSG of the minimum size is given. Merits of using PBSG in reuse are discussed. |
キーワード(和) | BSG / Parametric BSG / レイアウト / 再利用 / フロアプラン |
キーワード(英) | BSG / Parametric BSG / layout / reuse / floorplan |
資料番号 | VLD2000-55,SDM2000-128 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2000/9/14(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | ENG |
タイトル(和) | パラメトリックBSGによるレイアウトデザインの再利用 |
サブタイトル(和) | |
タイトル(英) | Recognition of Layout by Parametric BSG for Reuse of Layout Design |
サブタイトル(和) | |
キーワード(1)(和/英) | BSG / BSG |
キーワード(2)(和/英) | Parametric BSG / Parametric BSG |
キーワード(3)(和/英) | レイアウト / layout |
キーワード(4)(和/英) | 再利用 / reuse |
キーワード(5)(和/英) | フロアプラン / floorplan |
第 1 著者 氏名(和/英) | 呉 中林 / Zhonglin Wu |
第 1 著者 所属(和/英) | 東京工業大学大学院理工学研究科電気電子工学専攻 Department of Electric & Electronic of Engineering, Tokyo Institute of Technology |
第 2 著者 氏名(和/英) | 坂主 圭史 / Keishi SAKANUSHI |
第 2 著者 所属(和/英) | 東京工業大学大学院理工学研究科電気電子工学専攻 Department of Electric & Electronic of Engineering, Tokyo Institute of Technology |
第 3 著者 氏名(和/英) | 梶谷 洋司 / Yoji KAJITANI |
第 3 著者 所属(和/英) | 東京工業大学大学院理工学研究科電気電子工学専攻 Department of Electric & Electronic of Engineering, Tokyo Institute of Technology |
発表年月日 | 2000/9/14 |
資料番号 | VLD2000-55,SDM2000-128 |
巻番号(vol) | vol.100 |
号番号(no) | 293 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |