| 講演名 | 2000/9/14 A more accurate skew model for well-balanced H-tree clock distribution network , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | Well-balanced H-tree technique is widely used to reduce the skew of clock signals. Available probabilistic model for clock skew is too conservative for estimating the expected clock skew of a H-tree clock distribution network. To avoid the conservative result of old model, a new model is presented for accurately estimating the mean values and the variances of both clock skew and the largest clock delay of a well-balanced H-tree, and this enable an accurate estimate of yields of clock skew and clock delay to be made for the H-tree network/ |
| キーワード(和) | |
| キーワード(英) | H-tree / Clock distribution network / Skew / Clock delay / Yield |
| 資料番号 | VLD2000-52,SDM2000-125 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2000/9/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A more accurate skew model for well-balanced H-tree clock distribution network |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / H-tree |
| 第 1 著者 氏名（和/英） | / Xiaohong Jiang |
| 第 1 著者 所属（和/英） | Graduate School of Information Science, Japan Advanced Institute of Science and Technology, JAIST |
| 発表年月日 | 2000/9/14 |
| 資料番号 | VLD2000-52,SDM2000-125 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 293 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |