| 講演名 | 2000/6/16 CAS2000-35 / VLD2000-44 / DSP2000-56 Verilog-A記述を用いたバックプロパゲーションアルゴリズムのモデル化とシミュレーション 鈴木 兼一, 西尾 彰展, 加茂 篤司, 渡邉 貴之, 浅井 秀樹, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本報告では, 先ず標準化が進められているVerilog-AMSのサブセットであるアナログハードウェア記述言語(HDL)Verilog-Aを取り上げ, その概要を紹介する.さらに, Verilog-Aの動作記述を用い, ニューラルネットワークのバックプロパゲーション(BP)アルゴリズムをモデル化しシミュレーションを行うことを試みた.BPアルゴリズムは, 学習機能の具現化の一手法であり, アナログハードウェアでの実現が未成熟な分野である.しかし, Verilog-Aを用いてモデル化しシミュレーションを行うことで各パラメータの値等を得ることが出来る.これより, Verilog-Aのハードウェア設計における応用可能性と有効性を検証する. |
| 抄録(英) | This report presents an application of the Verilog-A, which is a hardware description language for analog applications, to the modeling of neural networks. We try to simulate the neural networks with the learning algorithm which has not been designed. The learning algorithm is modeled with Verilog-A and the suitable synaptic weights are solved by the Verilog-A simulation. |
| キーワード(和) | アナログハードウェア記述言語 / Verilog-A / アナログニューラルネットワーク |
| キーワード(英) | analog hardware description language / Verilog-A / analog neural networks |
| 資料番号 | CAS2000-35,VLD2000-44,DSP2000-56 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2000/6/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | CAS2000-35 / VLD2000-44 / DSP2000-56 Verilog-A記述を用いたバックプロパゲーションアルゴリズムのモデル化とシミュレーション |
| サブタイトル（和） | |
| タイトル（英） | An Application of Verilog-A to Modeling and Simulation of Back Propagation Algorithm in Neural Networks |
| サブタイトル（和） | |
| キーワード(1)（和/英） | アナログハードウェア記述言語 / analog hardware description language |
| キーワード(2)（和/英） | Verilog-A / Verilog-A |
| キーワード(3)（和/英） | アナログニューラルネットワーク / analog neural networks |
| 第 1 著者 氏名（和/英） | 鈴木 兼一 / Kenichi Suzuki |
| 第 1 著者 所属（和/英） | 静岡大学工学部システム工学科 Department of Systems Engineering, Faculty of Eng., Shizuoka University |
| 第 2 著者 氏名（和/英） | 西尾 彰展 / Akinobu Nishio |
| 第 2 著者 所属（和/英） | 静岡大学工学部システム工学科 Department of Systems Engineering, Faculty of Eng., Shizuoka University |
| 第 3 著者 氏名（和/英） | 加茂 篤司 / Atsushi Kamo |
| 第 3 著者 所属（和/英） | 静岡大学工学部システム工学科 Department of Systems Engineering, Faculty of Eng., Shizuoka University |
| 第 4 著者 氏名（和/英） | 渡邉 貴之 / Takayuki Watanabe |
| 第 4 著者 所属（和/英） | 静岡県立大学経営情報学部経営情報学科 School of Administration and Informatics, University of Shizuoka |
| 第 5 著者 氏名（和/英） | 浅井 秀樹 / Hideki Asai |
| 第 5 著者 所属（和/英） | 静岡大学工学部システム工学科 Department of Systems Engineering, Faculty of Eng., Shizuoka University |
| 発表年月日 | 2000/6/16 |
| 資料番号 | CAS2000-35,VLD2000-44,DSP2000-56 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 121 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |