| 講演名 | 2000/6/16 CAS2000-32 / VLD2000-41 / DSP2000-53 4オペランド実積和演算を用いたラティス回路の一実現法 根岸 良征, 渡部 英二, 西原 明法, 柳沢 健, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 4オペランド実積和演算は, 複素乗算器を用いて実係数回路の処理を効率よく行う方法で, トランスバーサル形回路や直接形回路, 2D形回路において利用できる.本稿では, これまでに実現されていなかった, ラティス回路において4オペランド実積和演算を適用する手法を提案する.本手法では, パラメータ操作を行うことにより, 複素乗算をほぼそのままに適用して, ラティス回路の処理を実現できる.本稿の最後では, ソフトウェア的な適用例として, 本手法を適用したプログラムの構成法を示し, ハードウェア的な適用例として, 4op-RMA複素乗算器を用いたハードウェア構成法を示す. |
| 抄録(英) | Four operands Real Multiply Accumulation(4op-RMA)which has been already proposed is the method to implement the transversal circuit, the direct form circuits and the 2D type circuit with real coefficients by using a complex multiplier. This paper reports the enhancement of 4op-RMA for the all-pass lattice circuit. The lattice part can be calculated by a 4op-RMA operation which corresponds to a complex multiplication. In the last part, we also show the implementation becomes easier. |
| キーワード(和) | 4オペランド実積和演算 / ラティスフィルタ / ディジタルフィルタ実現法 / 複素乗算 |
| キーワード(英) | 4op-RMA / Lattice filter / DSP implementation / Complex multiplication |
| 資料番号 | CAS2000-32,VLD2000-41,DSP2000-53 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2000/6/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | CAS2000-32 / VLD2000-41 / DSP2000-53 4オペランド実積和演算を用いたラティス回路の一実現法 |
| サブタイトル（和） | |
| タイトル（英） | An Implementation of Lattice Filters using Four Operands Real-Multiply Accumulation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 4オペランド実積和演算 / 4op-RMA |
| キーワード(2)（和/英） | ラティスフィルタ / Lattice filter |
| キーワード(3)（和/英） | ディジタルフィルタ実現法 / DSP implementation |
| キーワード(4)（和/英） | 複素乗算 / Complex multiplication |
| 第 1 著者 氏名（和/英） | 根岸 良征 / Yoshimasa NEGISHI |
| 第 1 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 第 2 著者 氏名（和/英） | 渡部 英二 / Eiji WATANABE |
| 第 2 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 第 3 著者 氏名（和/英） | 西原 明法 / Akinori NISHIHARA |
| 第 3 著者 所属（和/英） | 東京工業大学教育工学開発センター The Center for Research and Development of Educational Technology, Tokyo Institute of Technology |
| 第 4 著者 氏名（和/英） | 柳沢 健 / Takeshi YANAGISAWA |
| 第 4 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 発表年月日 | 2000/6/16 |
| 資料番号 | CAS2000-32,VLD2000-41,DSP2000-53 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 121 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |