講演名 2000/6/15
CAS2000-19 / VLD2000-28 / DSP2000-40 パストランジスタ回路に適用したオフセット電圧自己補償センスアンプの動作評価
山下 高廣, 浅田 邦博,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) パストランジスタ回路の信号増幅回路としてキャパシタとセンスアンプを用いた回路の検討を行なった。キャパシタで直流的に分離されたパストランジスタ回路と信号回復部はそれぞれ最適なバイアスに設定でき、電源電圧を別々に供給できるので極低電圧での高速動作が可能となる。センスアンプの動作エラーとなり得るオフセット電圧を自己補償するセンスアンプを採用し、動作条件を示した。本回路方式の動作特性をシミュレーションによって評価し、チップ試作を行なった。
抄録(英) In this study, a method for reducing delay time in pass-transistor circuit is proposed, where capacitors and a latching sense amplifier are used. The coupling capacitors realize to set optimum bias settings and supply voltages in each pass-transistor and a sense amplifire. We show the circuit operates 9.5 times as fast as the conventional CMOS circuit for typical applications at 1.2V. The proposed circuit was implemented using 0.6um CMOS process.
キーワード(和) パストランジスタ回路 / センスアンプ / 低電圧動作 / 信号回復
キーワード(英) Pass-transistor / sense amplifier / low voltage / signal recover
資料番号 CAS2000-19,VLD2000-28,DSP2000-40
発行日

研究会情報
研究会 VLD
開催期間 2000/6/15(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) CAS2000-19 / VLD2000-28 / DSP2000-40 パストランジスタ回路に適用したオフセット電圧自己補償センスアンプの動作評価
サブタイトル(和)
タイトル(英) Offset-cancelling sense amplifier applied with pass-transistor logic
サブタイトル(和)
キーワード(1)(和/英) パストランジスタ回路 / Pass-transistor
キーワード(2)(和/英) センスアンプ / sense amplifier
キーワード(3)(和/英) 低電圧動作 / low voltage
キーワード(4)(和/英) 信号回復 / signal recover
第 1 著者 氏名(和/英) 山下 高廣 / Takahiro Yamashita
第 1 著者 所属(和/英) 東京大学大学院工学系研究科(VDEC)
Faculty of Engineering, University of Tokyo(VDEC)
第 2 著者 氏名(和/英) 浅田 邦博 / Kunihiro Asada
第 2 著者 所属(和/英) 東京大学大学院工学系研究科(VDEC)
Faculty of Engineering, University of Tokyo(VDEC)
発表年月日 2000/6/15
資料番号 CAS2000-19,VLD2000-28,DSP2000-40
巻番号(vol) vol.100
号番号(no) 120
ページ範囲 pp.-
ページ数 8
発行日