| 講演名 | 2000/5/5 ASIP開発システムPEAS-IIIのための命令セットレベルシミュレータの自動生成 前田 友英, 武内 良典, 今井 正治, 北嶋 暁, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ASIP開発システムPEAS-IIIで入力されたパイプラインプロセッサの仕様記述から命令セットレベルシミュレータを生成する手法を考案した.本手法では, 各パイプラインステージを同一のモデルで表現し, そのモデルをSW言語で記述することによりシミュレータを実現する.モデルの記述言語にはSystemCを用いる.これにより, 並列動作するパイプラインステージのSW言語によるモデリングが容易に行え, またサイクル単位のシミュレーションを行うカーネルを利用することで, パイプライン動作を正確かつ短時間でシミュレート可能となる.評価実験により, PEAS-IIIの生成したプロセッサに対し, 本手法により生成されたシミュレータは, VHDLシミュレーションと比較し実行サイクル数の見積りを約1/7の時間で行えることを示した. |
| 抄録(英) | An automatic generation method of an instruction-set level simulator with the ASIP development system PEAS-III is proposed. In this method, the pipeline processor model which is used in PEAS-III is represented in a software language and the program derived from the model can be execute as a simulator for a given processor description. Since SystemC is the language for simulators in our method, modeling of pipeline stages as concurrent processes is easy. In addition, with the cycle-based simulation kernel enables accurate and shorter-time simulation for pipeline processors. Experimental results show that simulation time of our simulator for a processor generated with PEAS-III is around 7 times than a VHDL simulator's. |
| キーワード(和) | ASIP / シミュレータ生成 / SystemC / PEAS-III |
| キーワード(英) | ASIP / Simulator Generation / SystemC / PEAS-III |
| 資料番号 | VLD2000-5 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2000/5/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ASIP開発システムPEAS-IIIのための命令セットレベルシミュレータの自動生成 |
| サブタイトル（和） | |
| タイトル（英） | Automatic Generation of an Instruction-Set Level Simulator with the ASIP Development System PEAS-III |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ASIP / ASIP |
| キーワード(2)（和/英） | シミュレータ生成 / Simulator Generation |
| キーワード(3)（和/英） | SystemC / SystemC |
| キーワード(4)（和/英） | PEAS-III / PEAS-III |
| 第 1 著者 氏名（和/英） | 前田 友英 / Tomohide Maeda |
| 第 1 著者 所属（和/英） | 大阪大学大学院基礎工学研究科情報数理系専攻 Department of Informatics and Mathematical Science Graduate School of Engineering Science, Osaka University |
| 第 2 著者 氏名（和/英） | 武内 良典 / Yoshinori Takeuchi |
| 第 2 著者 所属（和/英） | 大阪大学大学院基礎工学研究科情報数理系専攻 Department of Informatics and Mathematical Science Graduate School of Engineering Science, Osaka University |
| 第 3 著者 氏名（和/英） | 今井 正治 / Masaharu Imai |
| 第 3 著者 所属（和/英） | 大阪大学大学院基礎工学研究科情報数理系専攻 Department of Informatics and Mathematical Science Graduate School of Engineering Science, Osaka University |
| 第 4 著者 氏名（和/英） | 北嶋 暁 / Akira Kitajima |
| 第 4 著者 所属（和/英） | 大阪大学大学院基礎工学研究科情報数理系専攻 Department of Informatics and Mathematical Science Graduate School of Engineering Science, Osaka University |
| 発表年月日 | 2000/5/5 |
| 資料番号 | VLD2000-5 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 36 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |