| 講演名 | 2000/3/3 マクロセルの最適レイアウト合成システム 玉井 大樹, 西本 周二, 築山 修治, 田中 正和, 福井 正博, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本文では, 一つあるいは複数の論理ゲートから成るセルを組み合わせて構成される数千トランジスタレベルのマクロセル回路が与えられたとき, 指定された遅延制約を満たし, 面積および消費電力が最小のマクロセルを自動レイアウト合成するシステムを提案する.このシステムは, 既存のセルレイアウト合成ツールをサブルーチンとしてセル合成に利用するもので, 全てのセルが最小のサイズから始め, 徐々にセルサイズを増加させながら所望の回路を得るものである.また, システム全体の効率化を図るため, セルの性能を評価するために表を参照する手法を利用する. |
| 抄録(英) | In this Paper, we proposed a layout synthesis tool for macrocells with a few thousand of transistors, which finds a layout of a given macrocell such that the critical delay meets the requirement and the area and the power are small as possible. The system employs an automatic cell synthesis tool as a subroutine, and adopts an iterative improvement of cells. Namely, it starts from a layout such that all the cells have the smallest size and gradually widens the sizes of cells so as to meet the delay constraint. In order to make the system efficient, it uses a table look-up technique for finding cell characteristics. |
| キーワード(和) | レイアウト合成 / マクロセル生成 / 遅延 / 消費電力 / 表参照手法 |
| キーワード(英) | Layout synthesis / macrocell generator / delay / power / table look-up |
| 資料番号 | VLD99-128,ICD99-285 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2000/3/3(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | マクロセルの最適レイアウト合成システム |
| サブタイトル（和） | |
| タイトル（英） | A Layout Optimization System of Macrocells |
| サブタイトル（和） | |
| キーワード(1)（和/英） | レイアウト合成 / Layout synthesis |
| キーワード(2)（和/英） | マクロセル生成 / macrocell generator |
| キーワード(3)（和/英） | 遅延 / delay |
| キーワード(4)（和/英） | 消費電力 / power |
| キーワード(5)（和/英） | 表参照手法 / table look-up |
| 第 1 著者 氏名（和/英） | 玉井 大樹 / Hiroki Tamai |
| 第 1 著者 所属（和/英） | 中央大学理工学部電気・電子工学科 Department of Electrical and Electronic Engineering, Chuo University |
| 第 2 著者 氏名（和/英） | 西本 周二 / Shuji Nishimoto |
| 第 2 著者 所属（和/英） | 中央大学理工学部電気・電子工学科 Department of Electrical and Electronic Engineering, Chuo University |
| 第 3 著者 氏名（和/英） | 築山 修治 / Shuji Tsukiyama |
| 第 3 著者 所属（和/英） | 中央大学理工学部電気・電子工学科 Department of Electrical and Electronic Engineering, Chuo University |
| 第 4 著者 氏名（和/英） | 田中 正和 / Masakaz Tanaka |
| 第 4 著者 所属（和/英） | 松下電器産業株式会社半導体開発本部半導体先行開発センター Advanced LSI Technology Development Center Corporate Semiconductor Development DivisionMatsushita Electric Industrial Co., Ltd. |
| 第 5 著者 氏名（和/英） | 福井 正博 / Masahiro Fukui |
| 第 5 著者 所属（和/英） | 松下電器産業株式会社半導体開発本部半導体先行開発センター Advanced LSI Technology Development Center Corporate Semiconductor Development DivisionMatsushita Electric Industrial Co., Ltd. |
| 発表年月日 | 2000/3/3 |
| 資料番号 | VLD99-128,ICD99-285 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 659 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |