講演名	2000/3/3 基盤バイアス印加CMOS回路のエネルギー遅延積最小化スケーリング 宮浦 恭弘, 秋濃 俊郎,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)	通常の電源系である[V_ , V_]の他に、新たな基板電源系[V_ '(>V_ ), V_'()]を追加し、電気的に分離した4種類の基板バイアスで4値の閾値電圧を持たせたCMOS回路を考える。[V_ , V_]の根元でソース端子が接続する全てのプルアップ / プルダウン・トランジスタに高い閾値電圧を持たせる回路方式[1]を提案し、そのスケーリング[2]を検討した。本稿では、0.35μm、0.25μm、0.18μmの各プロセスにおける縮小比率でV_ を下げ、その比率の2乗でダイナミック消費電力を下げることを方針とする。速度飽和効果を正確に取り入れて線形及び飽和領域を一つの解析的な電流式で表すBandy-Winton MOSFETモデル式[3]を採用し、各プロセスの閾値電圧やエネルギー遅延積及びスタティック消費電力を定量的に再計算する。
抄録(英)	By using new substrate-bias power lines [V_ '(>V_ ), V_'()]in addition to common power supply lines [V_ , V_], CMOS circuits could be modeled to have four kinds of threshold voltages by the four separated substrate-biases. We proposed a circuit scheme making the most of pull-up / pull-down MOSFETs with high V_T's which are biased by [V_ ', V_']. The source terminals of these transistors were only connected to the base of [V_ , V_][1]. Also, we examined the circuit scaling [2]. In this paper, V_ is decreased as proportional to the size-scaling factor for 0.35μm, 0.25μm and 0.18μm processes. Therefore, a dynamic power can be reduced in a square of V_ . We are based on the Bandy-Winton MOSFET model [3], which has a simple, continuous analytical expression for drain conductance that includes velocity-saturation in a fundamental way. We re-calcurate each threshold voltage, energy-delay product and static power for the above processes.
キーワード(和)	基板バイアス / 閾値電圧 / スケーリング / 速度飽和 / エネルギー遅延積
キーワード(英)	substrate-bias / threshold voltage / scaling / velocity-saturation / energy-delay product
資料番号	VLD99-127,ICD99-284
発行日

研究会情報
研究会	VLD
開催期間	2000/3/3(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	VLSI Design Technologies (VLD)
本文の言語	JPN
タイトル（和）	基盤バイアス印加CMOS回路のエネルギー遅延積最小化スケーリング
サブタイトル（和）
タイトル（英）	Substrate-Biased CMOS Circuit Scaling with Minimum Energy-Delay Product
サブタイトル（和）
キーワード(1)（和/英）	基板バイアス / substrate-bias
キーワード(2)（和/英）	閾値電圧 / threshold voltage
キーワード(3)（和/英）	スケーリング / scaling
キーワード(4)（和/英）	速度飽和 / velocity-saturation
キーワード(5)（和/英）	エネルギー遅延積 / energy-delay product
第 1 著者 氏名（和/英）	宮浦 恭弘 / Takahiro Miyaura
第 1 著者 所属（和/英）	近畿大学生物理工学部電子システム情報工学科 Department of Electronic System and Information Engineering School of Biology-Oriented Science and Technology, Kinki University
第 2 著者 氏名（和/英）	秋濃 俊郎 / Toshiro Akino
第 2 著者 所属（和/英）	近畿大学生物理工学部電子システム情報工学科 Department of Electronic System and Information Engineering School of Biology-Oriented Science and Technology, Kinki University
発表年月日	2000/3/3
資料番号	VLD99-127,ICD99-284
巻番号（vol）	vol.99
号番号（no）	659
ページ範囲	pp.-
ページ数	8
発行日