講演名 | 2000/1/11 プリント基板設計における非平面接続要求の部品下領域を利用した配線手法 高藤 大介, 墨川 新平, 渡邉 敏正, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本稿は, プリント基板配線における非平面接続数(一層設計ではジャンパー線数, 多層設計ではビアを用いた異層間配線数)を少なくするために, 部品下領域を利用した2つの配線手法RUEとEJを提案し, その性能を計算機実験により比較評価する.提案手法は, ともに混雑コストを辺コストあるいは点コストとするグラフモデル上での最短経路探索を用いている.実験ではUREの方が平均3.8%程多く非平面接続を部品下に埋め込むことができ, さらに計算時間も格段に短いことが確かめられた. |
抄録(英) | We propose two algorithms RUE and EJ routing nonplanar connections through areas under elements in printed wiring board design. Nonplanar connections represent jumpers in single-layered design or connection requirements among different layers through vias in multi-layered one. We compare their capability through experiment. Both algorithms repeat finding shortest paths of graphs with congestion costs as edge or vertex weights. It is shown that RUE can embed average 3.8% more nonplanar edges than EJ and that CPU time of RUE is 1 / 6.4 of that of EJ on average. |
キーワード(和) | プリント基板 / 配線問題 / 混雑コスト / 経路グラフ / 最短経路探索 |
キーワード(英) | printed wiring boards / routing problem / congestion costs / route graphs / shortest paths |
資料番号 | VLD99-95,CPSY99-104 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2000/1/11(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | プリント基板設計における非平面接続要求の部品下領域を利用した配線手法 |
サブタイトル(和) | |
タイトル(英) | Heuristic Algorithms for Routing Nonplanar Connections Through Areas under Elements in Printed Wiring Board Design |
サブタイトル(和) | |
キーワード(1)(和/英) | プリント基板 / printed wiring boards |
キーワード(2)(和/英) | 配線問題 / routing problem |
キーワード(3)(和/英) | 混雑コスト / congestion costs |
キーワード(4)(和/英) | 経路グラフ / route graphs |
キーワード(5)(和/英) | 最短経路探索 / shortest paths |
第 1 著者 氏名(和/英) | 高藤 大介 / Daisuke Takafuji |
第 1 著者 所属(和/英) | 広島大学工学部 第二類 回路システム工学講座 Department of Circuits and Systems, Faculty of Engineering, Hiroshima University |
第 2 著者 氏名(和/英) | 墨川 新平 / Sinpei Sumikawa |
第 2 著者 所属(和/英) | 広島大学工学部 第二類 回路システム工学講座 Department of Circuits and Systems, Faculty of Engineering, Hiroshima University |
第 3 著者 氏名(和/英) | 渡邉 敏正 / Toshimasa Watanabe |
第 3 著者 所属(和/英) | 広島大学工学部 第二類 回路システム工学講座 Department of Circuits and Systems, Faculty of Engineering, Hiroshima University |
発表年月日 | 2000/1/11 |
資料番号 | VLD99-95,CPSY99-104 |
巻番号(vol) | vol.99 |
号番号(no) | 529 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |