| 講演名 | 1999/8/27 回路シミュレーションを用いたESD保護回路の検討 安西 浩美, 佐藤 成生, 鈴木 邦広, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | LSIの微細化が進み、ESD(Electrostatic discharge:静電気放電)からデバイスを保護するESD保護回路の役割はますます重要になっている。しかし、保護回路の面積縮小によってESD耐性の確保が困難になっている。ESD耐性は、配線抵抗やレイアウトに依存することが分かっている。本報告書では、ESD保護素子の簡単な等価回路モデルと回路シミュレーションの手法を提案し、ESD保護回路のレイアウトの最適化に使用できる可能性を示す。 |
| 抄録(英) | In scaled-down devicesc roles of ESD(Electrostatic discharge) protection devices are more importang. However, it is more difficult to ensure ESD immunity with down-scaled devices. ESD immunity depends on the resistor and layout. In this paper, we propose a new equivalent circuit model for protection devices and methodology of circuit simulation. |
| キーワード(和) | 静電気放電 / 保護回路 / 回路シミュレーション / スナップバック |
| キーワード(英) | ESD(Electrostatic discharge) / protection devices / circuit simulation / snapback |
| 資料番号 | VLD99-58 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1999/8/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 回路シミュレーションを用いたESD保護回路の検討 |
| サブタイトル（和） | |
| タイトル（英） | Investigation of ESD protection device by circuit simulator |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 静電気放電 / ESD(Electrostatic discharge) |
| キーワード(2)（和/英） | 保護回路 / protection devices |
| キーワード(3)（和/英） | 回路シミュレーション / circuit simulation |
| キーワード(4)（和/英） | スナップバック / snapback |
| 第 1 著者 氏名（和/英） | 安西 浩美 / Hiromi Anzai |
| 第 1 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories Ltd. |
| 第 2 著者 氏名（和/英） | 佐藤 成生 / Shigeo Satoh |
| 第 2 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories Ltd. |
| 第 3 著者 氏名（和/英） | 鈴木 邦広 / Kunihiro Suzuki |
| 第 3 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories Ltd. |
| 発表年月日 | 1999/8/27 |
| 資料番号 | VLD99-58 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 262 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |