| 講演名 | 1999/8/27 AlteraのPLDとMAX+PLUS IIに基づくゲートアレイの時間共有資源 王 百鳴, 上野 義人, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | PLDの各種機能におけるユーザ設定や、可変性、高いパフォーマンス、低コストなどの利点と、新しいPLDによるゲートアレイの時間共有資源を提案し、MAX+PLUSIIの用法を抜粋する。また、Alteraの先端情報の概要について、報告する。 |
| 抄録(英) | Based on the PLD's advantages such as user-configuration, modifiability, higher performance and lower cost per function..., a new concept of resources of gate arrays in PLDs by time-sharing is proposed. The usage of MAX+PLUSII is extracted. The brief up-to-date informations about Altera are introduced. |
| キーワード(和) | ゲートアレイの時間共有資源 / PLD / MAX+PLUSII |
| キーワード(英) | Time-sharing resources of gate arrays / PLDs / MAX+PLUSII |
| 資料番号 | VLD99-55 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1999/8/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | AlteraのPLDとMAX+PLUS IIに基づくゲートアレイの時間共有資源 |
| サブタイトル（和） | |
| タイトル（英） | Time Sharing Resources of Gate Arrays Based on Altera's PLDs and MAX+PLUS II |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ゲートアレイの時間共有資源 / Time-sharing resources of gate arrays |
| キーワード(2)（和/英） | PLD / PLDs |
| キーワード(3)（和/英） | MAX+PLUSII / MAX+PLUSII |
| 第 1 著者 氏名（和/英） | 王 百鳴 / Baiming Wang |
| 第 1 著者 所属（和/英） | 中国 深セン大学 情報工学部 EDA技術センター The EDA Technology Center, College of Information Engineering, ShenzhenUniversity, P.R.China |
| 第 2 著者 氏名（和/英） | 上野 義人 / Yoshito Ueno |
| 第 2 著者 所属（和/英） | 創価大学 工学部 情報システム工学 Department of Information System Science, Faculty of Engineering, Soka University |
| 発表年月日 | 1999/8/27 |
| 資料番号 | VLD99-55 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 262 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |