| 講演名 | 1999/8/27 電流モード多値フィールドプログラマブルディジタルフィルタの構成 遠藤 昌克, 青木 孝文, 樋口 龍雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では, 2進Signed-Digit (SD)数算術演算アルゴリズムと多値電流モード回路技術を用いたディジタルフィルタ専用FPGA-Field Programmable Digital Filter(FPDF)の構成を提案する. 近年, ディジタル信号処理などの応用分野において, FPGAに代表されるプログラマブルなデバイスの重要性が高まっているが, ASICに匹敵するような高速性とコンパクト性を両立させることは困難であった. これに対して, 本稿では, FPDFの内部データ表現として2進SD数系を用いることにより, 桁上げ伝搬に制限されない高速処理が可能であるとともに, このような冗長データ表現をプログラマブルデバイスに適用した場合に深刻になる配線量増大の問題を電流モード多値集積回路技術により大幅に改善できることを示す. 0.6μCMOS技術による試作の結果, 多値電流モードでFPDF構成した場合, 2値論理による同等の構成と比べて, 回路規模を41%に, 消費電力を50%に削減することが可能である. |
| 抄録(英) | This paper presents a Field Programmable Digital Filter (FPDF)IC -a special-purpose FPGA for high-speed FIR filtering- using binary SD (redundant binary) arithmetic algorithms and multiple-valued current-mode circuit technology. Recently, field-programmable integrated circuits, such as FPGAs, have attracted much attention in signal processing community due to their rapid prototyping capability. However, it is very difficult to obtain high-speed, compact and low-power implementations because of the overhead associated with programmable interconnections. Addrassing this problem, this paper pressents an FPDF architecture that employs carry-propagation-free redundant arithmetic algorithmsfor faster computation and multiple-valued current-mode circuit technology for high-density low-power implementation. The prototype FPDF fabrication with 0.6μm CMOS technology demonstrates that the chip area and power consumption can be reduced to 41% and 50%, respectively, compared with the standard binary logic implementation. |
| キーワード(和) | VLSI / FPGA / 多値集積回路 / Signed-Digit数系 / ディジタルフィルタ |
| キーワード(英) | VLSI / FPGA / Multiple-Valued Logic / Signed-Digit Number System / Digital Filter |
| 資料番号 | VLD99-129 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1999/8/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 電流モード多値フィールドプログラマブルディジタルフィルタの構成 |
| サブタイトル（和） | |
| タイトル（英） | Design of a Fiele-Programmable Digital Filter IC Using Multiple-Valued Current-Mode Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | VLSI / VLSI |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | 多値集積回路 / Multiple-Valued Logic |
| キーワード(4)（和/英） | Signed-Digit数系 / Signed-Digit Number System |
| キーワード(5)（和/英） | ディジタルフィルタ / Digital Filter |
| 第 1 著者 氏名（和/英） | 遠藤 昌克 / Masakatsu ENDO |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究所 Graduate school of Information Sciences, Tohoku University |
| 第 2 著者 氏名（和/英） | 青木 孝文 / Takafumi AOKI |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究所 Graduate school of Information Sciences, Tohoku University |
| 第 3 著者 氏名（和/英） | 樋口 龍雄 / Tatsuo HIGUCHI |
| 第 3 著者 所属（和/英） | 東北大学大学院情報科学研究所 Graduate school of Information Sciences, Tohoku University |
| 発表年月日 | 1999/8/27 |
| 資料番号 | VLD99-129 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 262 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |