| 講演名 | 1999/8/27 遅延変動を考慮したクロック木レイアウトの評価 東 昌秋, 高橋 篤司, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 集積回路の高速化にともない, プロセスのバラツキや温度変化に起因する遅延変動のクロック周期に対する割合が大きくなり, 回路の誤動作の原因となっている. そこで各レジスタへのクロック到着時刻に対する遅延変動の影響が小さいクロック木の設計が重要となる. クロック配線の単位長さ当たりの遅延が, チップ上で一様な傾きを持って変動すると仮定し, 遅延変動の影響を, レジスタ対に対する設計時のクロック到着時刻差と遅延変動時のクロック到着時刻差のずれの最大値で近似する. 様々なクロック木レイアウトに対し遅延変動の影響を調べ, 遅延変動の影響が小さいクロック木の設計に対する指針を与える. |
| 抄録(英) | The increasing speed of the integrated circuit increases the ratio of the delay variation, caused by the temperature and process variations, to the clock period, and it is becoming the major reason of the malfunction. Thus it is important to design a clock tree whose clock arrival time to each register is less affected by the delay variations. We assume that, on a chip, the unit-length clock wire delay varies with a constant gradient. Then we represent the delay variation as the maximum among the defferences between the clock arrival time difference estimated while the design phase and the one with delay variations for all pairs of registers. We studied the effect of delay variations for various clock tree layouts, and give a guide for designing a clock tree which is less affected by the delay variations. |
| キーワード(和) | 準同期式回路 / クロックスキュー / 配線遅延 / 遅延変動 |
| キーワード(英) | Semi-Synchronous / clock skew / routing delay / delay variation |
| 資料番号 | VLD99-52 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1999/8/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 遅延変動を考慮したクロック木レイアウトの評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of Clock Tree Layout in Consideration of Delay Variations |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 準同期式回路 / Semi-Synchronous |
| キーワード(2)（和/英） | クロックスキュー / clock skew |
| キーワード(3)（和/英） | 配線遅延 / routing delay |
| キーワード(4)（和/英） | 遅延変動 / delay variation |
| 第 1 著者 氏名（和/英） | 東 昌秋 / Masaaki Azuma |
| 第 1 著者 所属（和/英） | 東京工業大学 工学部 電気・電子工学科 Department of Electrical and Electronic Engineering, Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 高橋 篤司 / Atsushi Takahashi |
| 第 2 著者 所属（和/英） | 東京工業大学 工学部 電気・電子工学科 Department of Electrical and Electronic Engineering, Tokyo Institute of Technology |
| 発表年月日 | 1999/8/27 |
| 資料番号 | VLD99-52 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 262 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |