講演名 1999/8/26
デバイスシミュレーションによるDRAMメモリセルリーク電流解析
山口 憲, 手嶋 達也, 水田 博,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) DRAMデータ保持時間の累積頻度分布の裾野で顕在するリーク電流の特異現象(リーク電流の逆バイアス電圧に対する急増と再飽和現象)の原因を究明する為、『深い準位の偶発的発生モデル』を提案、上記提案モデルの妥当性をデバイスシミュレーションにより確認した。又、準位発生の位置バラツキが電流急増開始電圧にバラツキを発生させる事を示し、百万分の一の確率で発生する特異モードを統一的に理解出来る事を確認した。更に、メイン分布、テール分布での電流値と材料定数の関係を定量的に評価し、リーク電流の発生原因の探求を理論的に試みた。
抄録(英) A new model is presented for explaining an anomalous leakage current observed in the tail distribution of the cumulative probability of the data retention time of dynamic random access memories(DRAM's). The proposed model can clearly demonstrate the anomalous behavior in current-voltage (I-V) characteristics; namely, a steep increase and saturation in IV curves, and also demonstrate a fluctuation of the critical voltage above which the current steeply increases. Further, quantitative evaluations are given from the viewpoint of material constants for clarifying origins of the leakage current.
キーワード(和) DRAM / データ保持時間 / 累積頻度分布 / リーク電流
キーワード(英) DRAM / data retention time / cumulative probability / leakage current
資料番号 VLD99-47
発行日

研究会情報
研究会 VLD
開催期間 1999/8/26(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) デバイスシミュレーションによるDRAMメモリセルリーク電流解析
サブタイトル(和)
タイトル(英) Anomalous Current Analysis in Memory Cells of Dynamic Random Access Memories (DRAM's) by Device Simulation
サブタイトル(和)
キーワード(1)(和/英) DRAM / DRAM
キーワード(2)(和/英) データ保持時間 / data retention time
キーワード(3)(和/英) 累積頻度分布 / cumulative probability
キーワード(4)(和/英) リーク電流 / leakage current
第 1 著者 氏名(和/英) 山口 憲 / Ken Yamaguchi
第 1 著者 所属(和/英) (株)日立製作所 基礎研究所
Advanced Research Laboratory, Hitachi, Lid.
第 2 著者 氏名(和/英) 手嶋 達也 / Tatsuya Teshima
第 2 著者 所属(和/英) (株)日立製作所 基礎研究所
Advanced Research Laboratory, Hitachi, Lid.
第 3 著者 氏名(和/英) 水田 博 / Hiroshi Mizuta
第 3 著者 所属(和/英) Hitachi Canbridge Laboratory
Hitachi Canbridge Laboratory
発表年月日 1999/8/26
資料番号 VLD99-47
巻番号(vol) vol.99
号番号(no) 261
ページ範囲 pp.-
ページ数 8
発行日