講演名 | 1999/8/26 任意形状のゲート電極におけるFNトンネル電流のシミュレーション 松沢 一也, 間 博顕, 谷本 弘吉, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | ゲート酸化膜中の各点においてゲート電極とのトンネル・パスを検出し、電位分布を放物型で近似してWDB近似によって、各点におけるトンネル確率を計算した。その結果、実際のMOSFETのゲート構造では、今回の手法で計算したトンネル電流は、一定電界のモデルの結果よりも小さくなった。これは、ゲート電極の形状に起因するゲート酸化膜中の不均一な電界によるものである。また、今回の手法によりFNトンネルによって生じた酸化膜中のキャリアの分布を詳細に調べる事が可能となる。 |
抄録(英) | Probability of FN tunneling was calculated by detecting tunneling path between each point in gate oxide and gate electrode, based on parabolic shape potential and the WKB approximation. For a realistic gate structure of a MOSFET, simulation results by the present approach were smaller than those by the constant field model, which was due to non-uniform distribution of electric field in the gate oxide. Moreover, using the present approach, detail distribtttion of carriers generated by the FN tunneling in the gate oxide is demonstrated. |
キーワード(和) | FNトンネル / シミュレーション |
キーワード(英) | FN tunneling / simulatnon |
資料番号 | VLD99-46 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 1999/8/26(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 任意形状のゲート電極におけるFNトンネル電流のシミュレーション |
サブタイトル(和) | |
タイトル(英) | Simulation of FN Tunneling Currents Including Realistic Structure of Gate Electrode |
サブタイトル(和) | |
キーワード(1)(和/英) | FNトンネル / FN tunneling |
キーワード(2)(和/英) | シミュレーション / simulatnon |
第 1 著者 氏名(和/英) | 松沢 一也 / K. Matsuzawa |
第 1 著者 所属(和/英) | (株)東芝 LSI基盤技術ラボラトリー Advanced LSI Technology Laboratory, Toshiba Corporation |
第 2 著者 氏名(和/英) | 間 博顕 / H. Hazama |
第 2 著者 所属(和/英) | (株)東芝 マイクロエレクトロニクス技術研究所 Microelectronics Engineering Laboratory, Toshiba Corporation |
第 3 著者 氏名(和/英) | 谷本 弘吉 / H. Tanimoto |
第 3 著者 所属(和/英) | (株)東芝 マイクロエレクトロニクス技術研究所 |
発表年月日 | 1999/8/26 |
資料番号 | VLD99-46 |
巻番号(vol) | vol.99 |
号番号(no) | 261 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |