| 講演名 | 1999/6/11 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法 齊藤 正人, 日野杉 充希, 恒川 佳隆, 三浦 守, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では,冗長2進表現に基づく極めて高速な加減算器の構成法を提案する.そのためにまず,これまで行われてこなかった減算器に対する検討を行い,その計算規則を提案する.この規則から冗長2進数の表現法の1つである1桁2ビット/3ビット混合表現を用いて加算器と処理速度が等しい減算器を構成し,さらにこの減算器から処理時間を変えずに加減算器へと拡張させる.そして,論理式からゲート数および遅延時間の算出を行う。最後に,VLSI設計システムPARTHENONを用いてVLSI評価を行う.その結果,従来の符号変換器を用いた構成に対してハードウェア量の増加を抑えつつ高速な加減算器が実現できることを明らかにする。 |
| 抄録(英) | Redundant binary representations diminish the latency of addition at moderate hardware cost and thus can play an important role in processor design. Usually it had been overlooked that the choice of good representation for digits is of crucial importance to high speed and efficient implementation. We propose a structure method of high-speed redundant binary adder-subtractor. This performs as fast as redundant binary adder, according to a new computation rule of subtraction and redundant binary number representing each digit by hybrid 2 bits/3 bits. By using the PARTHENON, a CAD system for VLSI, this adder-subtractor is designed and evaluated. As a result, the speed of proposed adder-subtractor is about 1.6 times as compared with the conventional redundant binary adder-subtractor. |
| キーワード(和) | 冗長2進表現 / 高速 / 減算器 / 加減算器 / VLSI評価 |
| キーワード(英) | redundant binary representation / high-speed / subtractor / addre-subtractor / VLSI evaluation |
| 資料番号 | VLD99-41 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1999/6/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 1桁2ビット/3ビット混合表現を用いた高速冗長2進加減算器の構成法 |
| サブタイトル（和） | |
| タイトル（英） | Structure Method of High-Speed Redundant Binary Adder-Subtractor Representing Each Digit by Hybrid 2 Bits/3 Bits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 冗長2進表現 / redundant binary representation |
| キーワード(2)（和/英） | 高速 / high-speed |
| キーワード(3)（和/英） | 減算器 / subtractor |
| キーワード(4)（和/英） | 加減算器 / addre-subtractor |
| キーワード(5)（和/英） | VLSI評価 / VLSI evaluation |
| 第 1 著者 氏名（和/英） | 齊藤 正人 / Masato Saito |
| 第 1 著者 所属（和/英） | 岩手大学工学部 Faculty of Engineering, Iwate University |
| 第 2 著者 氏名（和/英） | 日野杉 充希 / Mitsuki Hinosugi |
| 第 2 著者 所属（和/英） | 岩手大学工学部 Faculty of Engineering, Iwate University |
| 第 3 著者 氏名（和/英） | 恒川 佳隆 / Yoshitaka Tsunekawa |
| 第 3 著者 所属（和/英） | 岩手大学工学部 Faculty of Engineering, Iwate University |
| 第 4 著者 氏名（和/英） | 三浦 守 / Mamoru Miura |
| 第 4 著者 所属（和/英） | 岩手大学工学部 Faculty of Engineering, Iwate University |
| 発表年月日 | 1999/6/11 |
| 資料番号 | VLD99-41 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 108 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |