| 講演名 | 1999/6/11 MPEG4のための8×8ブロックモード対応の動き検出器のハードウエア構成とそのVHDLモデル 坂本 憲司, 村松 正吾, 貴家 仁志, 山田 昭彦, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 新たな動画像符号化規格であるMPEG4では,従来のMPEG1,2のマクロブロック(16×16画素)単位の動き補償(MC)に加えて8×8画素単位の動き補償モード,8×8ブロックモードが用意されている.そこで,本報告では,従来型のPEの内部構成を改良することにより,この8×8ブロックモードを含む動き検出器(ME)の新たな線形アレー構成を提案する。本提案は処理要素(PE)と比較器のみを改良し,入力は従来型と全く同じである.PEの内部構成に従来型の構成にマルチプレクサ,アキュムレータを加えることにより,MPEG4で必要とされる8×8ブロックモードでの差分絶対値和(SAD)の選択,アキュムレートを可能にしている.また,8×8ブロックモードのSAD出力タイミングは,16×16ブロックモードと異なるため,8×8ブロックモードのための2種類の比較器を提案する。さらに,提案するPEのVHDLモデルの論理合成結果より,VLSI実現への性能の見積もりを行う. |
| 抄録(英) | In MPEG4, a new moving picture coding standard, there both 16×16 block mode and 8×8 block mode. In this report, we propose a linear array architecture of motion estimatior with 8×8 block mode. The proposed architecture is improved in both the internal of processing elements (PE) and comparator module from the conventional one. The input is the same as the conventional one. In the internal of PE, some multiplexers and an accumulater are added to the convetional architecture. The improvement of the conventional PE makes it possible to select and accumulate the sum of absolute differences (SAD) in the 8×8 block mode. Since the output timing of SAD in the 8×8 block mode differs from that of 16×16 block mode, This paper proposes two architecture for the 8×8 block mode. The verify the significance for VLSI implementation, the performance is estimated by using the synthesis result of the VHDL. |
| キーワード(和) | MPEG4 / 動き検出 / ブロックマッチング / 線形アレー構成 |
| キーワード(英) | MPEG4 / Motion estimation / Block matching / Linear array architecture |
| 資料番号 | VLD99-31 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1999/6/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | MPEG4のための8×8ブロックモード対応の動き検出器のハードウエア構成とそのVHDLモデル |
| サブタイトル（和） | |
| タイトル（英） | A Hardware Architecture of Motion Estimator with 8x8 Block Mode for MPEG4 and Its VHDL Model |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MPEG4 / MPEG4 |
| キーワード(2)（和/英） | 動き検出 / Motion estimation |
| キーワード(3)（和/英） | ブロックマッチング / Block matching |
| キーワード(4)（和/英） | 線形アレー構成 / Linear array architecture |
| 第 1 著者 氏名（和/英） | 坂本 憲司 / Kenji SAKAMOTO |
| 第 1 著者 所属（和/英） | 東京都立大学大学院工学研究科電気工学専攻 Dept. of Electrical Eng., Graduate School of Eng., Tokyo Metropolitan Univ. |
| 第 2 著者 氏名（和/英） | 村松 正吾 / Shogo MURAMATSU |
| 第 2 著者 所属（和/英） | 東京都立大学大学院工学研究科電気工学専攻 Dept. of Electrical Eng., Graduate School of Eng., Tokyo Metropolitan Univ. |
| 第 3 著者 氏名（和/英） | 貴家 仁志 / Hitoshi KIYA |
| 第 3 著者 所属（和/英） | 東京都立大学大学院工学研究科電気工学専攻 Dept. of Electrical Eng., Graduate School of Eng., Tokyo Metropolitan Univ. |
| 第 4 著者 氏名（和/英） | 山田 昭彦 / Akihiko YAMADA |
| 第 4 著者 所属（和/英） | 東京都立大学大学院工学研究科電気工学専攻 Dept. of Electrical Eng., Graduate School of Eng., Tokyo Metropolitan Univ. |
| 発表年月日 | 1999/6/11 |
| 資料番号 | VLD99-31 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 108 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |