| 講演名 | 1999/3/3 相転移温度とシミュレーテドアニーリング(SPT-SA)による配置改善手法 石橋 典子, 黒川 圭一, 豊永 昌彦, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ディープサブミクロン(DSM)におけるレイアウト配置改善では、タイミング、消費電力、電圧降下など複雑な制約があり、評価関数の定式化のみで良質な解を出すシミュレーテドアニーリング(SA)法が広く使われる。しかし、アニーリングに膨大な時間を要する。そこで短時間に同程度の解を得るためシミュレテドフェーズトランジション法(SPT)が提案された。SPT法は、相転移温度Tcの熱平衡結果とSA法に上る高温からTcまでの改善結果が同等と仮定し、(1)Tcの推定と熱平衡実現、(2)Tcの変更法から構成される。本稿では、SPT法の(1)の有効性について、確率からの議論と、実験により考察する,,Tcの熱平衡とSAを併用(SPT-SA)した実用回路(4500～15000セル)の配置改善実験では、SAと同程度の解を172の処理で得られることがわかった |
| 抄録(英) | As the simulated annealing (SA) method uses an objective function of energy, it is employed as a placement solver by determing the object function including tlae deep-sub-micron (DSM) requirements such as timing, power consumption, IR drop and so on. SA includes an annealing process that takes long CPU time, however. To obtain the same level solution much faster, the simulated phase transition method (SPT) is proposed [6]. SPT consists of two steps, one is a thermal cquilibrium simulation step at the phase transition temperature Tc and the other is a freezing step by considering mobility of each element. The purpose of this paper is to verify the effectiveness of the simulation at Tc by analyzing probabiliy features and experimental features. The experimental restults the optimization by combined it with SA (SPT-SA) show that it achieves the same level restults by SA twice faster. |
| キーワード(和) | アイープサブミクロン / 配置 / シミュレーテドアニーリング法 / 相転移温度 / シミュレーテドフェーズトランジション法 / モンテカルロ法 |
| キーワード(英) | Deep-sub-micron / Placement / Simulated-Annealing / Phase-Transition-Temperature / Simulated-Phase-Transition / Monte-Carlo-simulation |
| 資料番号 | VLD98-131 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1999/3/3(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 相転移温度とシミュレーテドアニーリング(SPT-SA)による配置改善手法 |
| サブタイトル（和） | |
| タイトル（英） | SPT-SA : A Staradard-Cell Placemnent Optimizatiorn usirng Simulated Annealing by the Phase Transition Tenperature |
| サブタイトル（和） | |
| キーワード(1)（和/英） | アイープサブミクロン / Deep-sub-micron |
| キーワード(2)（和/英） | 配置 / Placement |
| キーワード(3)（和/英） | シミュレーテドアニーリング法 / Simulated-Annealing |
| キーワード(4)（和/英） | 相転移温度 / Phase-Transition-Temperature |
| キーワード(5)（和/英） | シミュレーテドフェーズトランジション法 / Simulated-Phase-Transition |
| キーワード(6)（和/英） | モンテカルロ法 / Monte-Carlo-simulation |
| 第 1 著者 氏名（和/英） | 石橋 典子 / Noriko Ishibashi |
| 第 1 著者 所属（和/英） | 松下電器産業株式会社 半導体開発本部半導体先行開発センター Advanced LSI Technology Development Center Corporate Semiconductor Development Division. Matstushita Electric Indtustrial Co.Ltd. |
| 第 2 著者 氏名（和/英） | 黒川 圭一 / Keiichi Kurokawa |
| 第 2 著者 所属（和/英） | 松下電器産業株式会社 半導体開発本部半導体先行開発センター Advanced LSI Technology Development Center Corporate Semiconductor Development Division. Matstushita Electric Indtustrial Co.Ltd. |
| 第 3 著者 氏名（和/英） | 豊永 昌彦 / Masahiko Toyonaga |
| 第 3 著者 所属（和/英） | 松下電器産業株式会社 半導体開発本部半導体先行開発センター Advanced LSI Technology Development Center Corporate Semiconductor Development Division. Matstushita Electric Indtustrial Co.Ltd. |
| 発表年月日 | 1999/3/3 |
| 資料番号 | VLD98-131 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 624 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |