| 講演名 | 1998/6/26 算術回路構造の進化的生成 本間 尚文, 青木 孝文, 樋口 龍雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では, 多様な算術演算回路の構造を効率的に導出する手法として, 進化的グラフ生成手法(Evolutionary Graph Generation:EGG)を提案する.本手法では, 特定の数系の演算規則に従うデータフローグラフとして算術回路構造を抽象化することによって, 複雑な算術回路の構造を簡単なグラフモデルで表現することを可能としている.さらに, そのグラフ構造を直接的に取り扱う構造操作を導入することにより, 算術回路構造の進化的最適化を効率よく行うことが可能となる.本稿では, 提案するEGGの基本概念とそのシステム構成を示す.また, これを用いた算術回路の生成例を示し, EGGの有効性を検証する. |
| 抄録(英) | This paper presents a new approach to designing arithmetic circuits by using a graph-based evolutionary optimization technique called Evolutionary Graph Generation (EGG).The key idea of the proposed method is to introduce a higher level of abstraction for arithmetic algorithms, in which arithmetic circuit structures are modeled as data-flow graphs associated with specific number representation systems.When evaluating a data-flow graph, an edge and a node are interpreted as a set of active digits and a set of digit operations under the specified number system.The EGG system employs evolutionary operations to transform the structure of the graphs directly, which makes it possible to generate the optimum structure in the search space efficiently.The potential capability of EGG is demonstrated through an experiment of generating constant-coefficient multipliers. |
| キーワード(和) | 回路設計 / 算術演算 / 算術回路 / 進化するハードウェア / 数系 |
| キーワード(英) | Circuit Design / Computer Arithmetic / Arithmetic Circuits / Evolvable Hardware / Number Systems |
| 資料番号 | CAS98-23,VLD98-23,DSP98-52 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/6/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 算術回路構造の進化的生成 |
| サブタイトル（和） | |
| タイトル（英） | Evolutionary Generation of Arithmetic Circuit structures |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 回路設計 / Circuit Design |
| キーワード(2)（和/英） | 算術演算 / Computer Arithmetic |
| キーワード(3)（和/英） | 算術回路 / Arithmetic Circuits |
| キーワード(4)（和/英） | 進化するハードウェア / Evolvable Hardware |
| キーワード(5)（和/英） | 数系 / Number Systems |
| 第 1 著者 氏名（和/英） | 本間 尚文 / Naofumi HOMMA |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 2 著者 氏名（和/英） | 青木 孝文 / Takafumi AOKI |
| 第 2 著者 所属（和/英） | 科学技術振興事業団:さきがけ研究21 PRESTO, Japan Science and Technology Corporation |
| 第 3 著者 氏名（和/英） | 樋口 龍雄 / Tatsuo HIGUCHI |
| 第 3 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 発表年月日 | 1998/6/26 |
| 資料番号 | CAS98-23,VLD98-23,DSP98-52 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 142 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |