| 講演名 | 1998/6/26 最適配線レイアウトの為のスタイナー木生成手法Elip 高島 康裕, 倉澤 剛, 中武 繁寿, 梶谷 洋司, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 半導体技術の進歩はdeep submicronまで至っている.そのため, 性能に対し, 配線がより重要な要素になっている.一本のネットの配線では幾つかの構成的手法が提案されている.しかし, 遅延や配線領域の制約下では部分最適解がかならずしも全体の最適解には結び付かない.よって, 探索的手法が良いと言われている.我々はflipと呼ぶ配線の探索手法を提案し, flipに基づいたアルゴリズムを実装し, 基本性能を確かめるため, 実験を行った. |
| 抄録(英) | The technology of semi-conductor is going into a deep submicron level.The interconnection is becoming critical to the performance.For a net, there exist some construction methods of interconnection.But, under the constraints of delay or shape of routing region, it is not true that the partial optimal solution leads the whole optimal solution.It is said that a searching algorithm is the best choice.We propose a searching algorithm, called flip, for optimizing multiple objectives, implement our algorithm based on the flip, and experiment to show the basic performance of flip. |
| キーワード(和) | 配線 / 平面グラフ / スタイナー木 / flip / 多重目的関数 / 複雑な配線領域 |
| キーワード(英) | routing / plane graph / Steiner tree / flip / multiple objectives / complicated routing regions |
| 資料番号 | CAS98-21,VLD98-21,DSP98-50 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/6/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 最適配線レイアウトの為のスタイナー木生成手法Elip |
| サブタイトル（和） | |
| タイトル（英） | Iterative Generation of Steiner Trees by Flip for Optimum Interconnection Layout |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 配線 / routing |
| キーワード(2)（和/英） | 平面グラフ / plane graph |
| キーワード(3)（和/英） | スタイナー木 / Steiner tree |
| キーワード(4)（和/英） | flip / flip |
| キーワード(5)（和/英） | 多重目的関数 / multiple objectives |
| キーワード(6)（和/英） | 複雑な配線領域 / complicated routing regions |
| 第 1 著者 氏名（和/英） | 高島 康裕 / Yasuhiro Takashima |
| 第 1 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 Information Science, Japan Advanced Inst.of Science and Tech. |
| 第 2 著者 氏名（和/英） | 倉澤 剛 / Tsuyoshi Kurasawa |
| 第 2 著者 所属（和/英） | 東京工業大学電気・電子工学科 Dept.of Electrical and Electronic Engrg., Tokyo Inst.of Tech. |
| 第 3 著者 氏名（和/英） | 中武 繁寿 / Shigetoshi Nakatake |
| 第 3 著者 所属（和/英） | 東京工業大学電気・電子工学科 Dept.of Electrical and Electronic Engrg., Tokyo Inst.of Tech. |
| 第 4 著者 氏名（和/英） | 梶谷 洋司 / Yoji Kajitani |
| 第 4 著者 所属（和/英） | 東京工業大学電気・電子工学科 Dept.of Electrical and Electronic Engrg., Tokyo Inst.of Tech. |
| 発表年月日 | 1998/6/26 |
| 資料番号 | CAS98-21,VLD98-21,DSP98-50 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 142 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |