| 講演名 | 1998/10/23 MOSFETスナップバック特性のプロセスデバイスシミュレーション 三浦 規之, 樋坂 勝弘, 福田 浩一, 福田 保裕, 西 謙二, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 素子の微細化とともに静電破壊(ESD:Electrostatic discharge)に対する保護回路の高性能化が求められている。しかしながら、一度保護回路を設計してもプロセス条件の変更があった場合に、再度ESD耐性の測定/保護回路設計をやり直すといった手順はLSI開発TATの大きなロスとなっている。本報告では、プロセス/デバイス/回路シミュレーションを用いて保護トランジスタの電気的特性を合わせ込むことにより、工程変更によるスナップバック特性やHBM試験耐圧の変化をプロセス設計の段階で定量的に検討できることを示す。 |
| 抄録(英) | In scaled-down process, high ESD(electrostatic discharge)performance is required for protection devices. In realistic stage of LSI development, process conditions are often changed after designing protection circuit. From requirement of fast LSI market, it is important to reduce additional costs and additional delay of development arising from these process modifications. In this paper, we propose a new strategy to predict snapback characteristics of protection MOSFETs in modefied process. This strategy is effective to reduce additional costs by offering quantitative insights of HBM(Human Body Model)properties. |
| キーワード(和) | 静電破壊(ESD) / スナップバック / MOSFET / プロセスデバイスシミュレーション |
| キーワード(英) | Electrostatic discharge(ESD) / Snapback / MOSFET / Process and Device simulations |
| 資料番号 | VLD98-95,ED98-120,SDM98-156,ICD98-226 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/10/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | MOSFETスナップバック特性のプロセスデバイスシミュレーション |
| サブタイトル（和） | |
| タイトル（英） | Process and Device Simulation of MOSFET Snapback Characteristics |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 静電破壊(ESD) / Electrostatic discharge(ESD) |
| キーワード(2)（和/英） | スナップバック / Snapback |
| キーワード(3)（和/英） | MOSFET / MOSFET |
| キーワード(4)（和/英） | プロセスデバイスシミュレーション / Process and Device simulations |
| 第 1 著者 氏名（和/英） | 三浦 規之 / N. Miura |
| 第 1 著者 所属（和/英） | 沖電気工業株式会社超LSI研究開発センタ VLSI Reserch & Development Center, Oki Electric Industry Co., Ltd. |
| 第 2 著者 氏名（和/英） | 樋坂 勝弘 / K. Hisaka |
| 第 2 著者 所属（和/英） | 沖電気工業株式会社超LSI研究開発センタ VLSI Reserch & Development Center, Oki Electric Industry Co., Ltd. |
| 第 3 著者 氏名（和/英） | 福田 浩一 / K. Fukuda |
| 第 3 著者 所属（和/英） | 沖電気工業株式会社超LSI研究開発センタ VLSI Reserch & Development Center, Oki Electric Industry Co., Ltd. |
| 第 4 著者 氏名（和/英） | 福田 保裕 / Y. Fukuda |
| 第 4 著者 所属（和/英） | 沖電気工業株式会社超LSI研究開発センタ VLSI Reserch & Development Center, Oki Electric Industry Co., Ltd. |
| 第 5 著者 氏名（和/英） | 西 謙二 / K. Nishi |
| 第 5 著者 所属（和/英） | 沖電気工業株式会社超LSI研究開発センタ VLSI Reserch & Development Center, Oki Electric Industry Co., Ltd. |
| 発表年月日 | 1998/10/23 |
| 資料番号 | VLD98-95,ED98-120,SDM98-156,ICD98-226 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 346 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |