| 講演名 | 1998/10/23 SOI MOSFETのしきい電圧モデル 鳥谷部 達, Kalachev L.V, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 薄膜SOI MOSFET内部のポテンシャル分布を漸近法で求め、しきい電圧の解析的モデルを導いた。このモデルを2次元数値シミュレーションと比較して、妥当性を検証した。 |
| 抄録(英) | Potential distribution in ultra-thin SOI MOSFET's is obtained by the asymptotic method, and an analytic threshold voltage model is derived from the solution. The validity of the model has been verified comparing the results of two-dimensional numerical simulation. |
| キーワード(和) | SOI MOSFET / しきい電圧 / 漸近法 |
| キーワード(英) | SOI MOSFET / Threshold voltage / Asymptotic method |
| 資料番号 | VLD98-94,ED98-119,SDM98-155,ICD98-225 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/10/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SOI MOSFETのしきい電圧モデル |
| サブタイトル（和） | |
| タイトル（英） | A Threshold Voltage Model of SOI MOSFET's |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SOI MOSFET / SOI MOSFET |
| キーワード(2)（和/英） | しきい電圧 / Threshold voltage |
| キーワード(3)（和/英） | 漸近法 / Asymptotic method |
| 第 1 著者 氏名（和/英） | 鳥谷部 達 / T. Toyabe |
| 第 1 著者 所属（和/英） | 東洋大学工学部 Dept.Information and Computer Sciences, Toyo University |
| 第 2 著者 氏名（和/英） | Kalachev L.V / L.V. Kalachev |
| 第 2 著者 所属（和/英） | The University of Montana, Dept.Mathematical Sciences Dept.Mathematical Sciences, The University of Montana |
| 発表年月日 | 1998/10/23 |
| 資料番号 | VLD98-94,ED98-119,SDM98-155,ICD98-225 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 346 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |