| 講演名 | 1998/9/22 時間展開モデルを用いた無閉路順序回路のテスト系列圧縮について 細川 利典, 井上 智生, 平岡 敏洋, 藤原 秀雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本論文では, b(0又は1)とx(ドントケア)の2値で表されるテスト系列であるテンプレートを用いた無閉路順序回路の静的テスト系列圧縮方法と, 逆変換故障シミュレーションによる無閉路順序回路の動的テスト系列圧縮方法を提案する.静的圧縮に用いるためのテンプレートは, 時間展開モデルから一意に決定される基本テンプレートをいくつか圧縮して生成される.そのテンプレートの生成において, 一定の長さのテンプレートの中に, 最大個の基本テンプレートを圧縮して詰め込む最適化問題を定式化し, その問題を解くヒューリスティックアルゴリズムを提案する.また, 実際の回路で本提案手法を評価し, その有効性を示す. |
| 抄録(英) | In this paper, we present a static test sequence compaction method for acyclic sequential circuits using a template which is a test sequence represented by two values, b (0 or 1) and x (don't care) and a dynamic test sequence compaction method for acyclic sequential circuits by performing a reverse transformation fault simulation. A template for the static test sequence compaction method is generated by compacting some primitive templates which are uniquely determined from a time-expansion model. We formulate a optimization problem to maximize the number of primitive templates to be compacted into the template with a certain length on the template generation for the static test sequence compaction and present a heuristic algorithm for the problem. We evaluate our methods using practical circuits and show that our methods are effective. |
| キーワード(和) | 時間展開モデル / 無閉路順序回路 / 基本テンプレート / テスト系列圧縮 / テスト系列変換 / 逆変換故障シミュレーション / テンプレート |
| キーワード(英) | Time-Expansion / Acyclic Sequential Circuits / Primitive Template / Test Sequence Compaction / Test Sequence Transformation / Reverse Transformation Fault Simulation / Template |
| 資料番号 | VLD98-64,ICD98-167,FTS98-91 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/9/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 時間展開モデルを用いた無閉路順序回路のテスト系列圧縮について |
| サブタイトル（和） | |
| タイトル（英） | On the Test Sequence Compaction for Acyclic Sequential Circuits Using Time-Expansion Model |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 時間展開モデル / Time-Expansion |
| キーワード(2)（和/英） | 無閉路順序回路 / Acyclic Sequential Circuits |
| キーワード(3)（和/英） | 基本テンプレート / Primitive Template |
| キーワード(4)（和/英） | テスト系列圧縮 / Test Sequence Compaction |
| キーワード(5)（和/英） | テスト系列変換 / Test Sequence Transformation |
| キーワード(6)（和/英） | 逆変換故障シミュレーション / Reverse Transformation Fault Simulation |
| キーワード(7)（和/英） | テンプレート / Template |
| 第 1 著者 氏名（和/英） | 細川 利典 / Toshinori Hosokawa |
| 第 1 著者 所属（和/英） | 松下電器産業株式会社半導体開発本部半導体先行開発センター Corporate Semiconductor Development Division, Matsushita Electric Industrial Co., Ltd. |
| 第 2 著者 氏名（和/英） | 井上 智生 / Tomoo Inoue |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 平岡 敏洋 / Toshihiro Hiraoka |
| 第 3 著者 所属（和/英） | 松下電器産業株式会社半導体開発本部半導体先行開発センター Corporate Semiconductor Development Division, Matsushita Electric Industrial Co., Ltd. |
| 第 4 著者 氏名（和/英） | 藤原 秀雄 / Hideo Fujiwara |
| 第 4 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 発表年月日 | 1998/9/22 |
| 資料番号 | VLD98-64,ICD98-167,FTS98-91 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 287 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |