| 講演名 | 1998/9/22 パストランジスタ論理合成手法の検討 山内 貴行, 本庄 浩, 藤本 徹哉, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | パストランジスタ論理の合成では、BDD(二分決定グラフ)を直接パストランジスタ回路に変換する手法があり、その結果は従来の多段論理合成手法で合成されたCMOS回路より、小規模で低消費電力なことが報告されている。しかし、従来の多段論理最適化はパストランジスタ論理合成にも適用可能であり、BDD変換法との比較評価はされていない。我々は、パストランジスタ論理合成において、BDD変換法と従来の多段論理合成手法を比較する。結果では、一方の手法が優れているのではなく、両者が相互補完的な手法であり、両手法の併用が有効であると判った。また、BDD変換法はCMOS回路の合成に対しても有効なことが判明した。そこで、実用的な論理合成技術の確立のため、両者の論理合成手法の融合する手法を提案する。BDDを変換する手法が適する部分回路を抽出し、両者の論理合成手法を使い分ける論理合成システムを試作した。約22Kゲートの実回路に適用した結果では、マルチプレクサをパストランジスタ化して回路規模が19.2%減少しその効果を確認した。 |
| 抄録(英) | In this paper, we study logic synthesis techniques for pass-transistor logic. In the first, we compare two logic optimization techniques, (1)synthesizing circuits directly from BDD, and (2)conventional multi-level logic optimization. Our comparison shows that both techniques are necessary for optimizing various types of circuit targeting pass-transistor and even CMOS technology. Based on the study, we propose the logic synthesis method that utilizes above two techniques. Our prototype system extracts sub-circuit and synthesis the sub-circuit directly from BDD. Other part of circuit is synthesized by a commercial tool. Experimental result shows that the system reduces 19.2% circuit size using the library with pass-transistor circuit based multiplexer cells. |
| キーワード(和) | パストランジスタ / 論理合成 / BDD / 多段論理最適化 |
| キーワード(英) | pass-transistor logic / logic synthesis / BDD / multi-level logic optimization |
| 資料番号 | VLD98-61,ICD98-164,FTS98-88 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/9/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | パストランジスタ論理合成手法の検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study of Pass-Transistor Logic Synthesis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | パストランジスタ / pass-transistor logic |
| キーワード(2)（和/英） | 論理合成 / logic synthesis |
| キーワード(3)（和/英） | BDD / BDD |
| キーワード(4)（和/英） | 多段論理最適化 / multi-level logic optimization |
| 第 1 著者 氏名（和/英） | 山内 貴行 / Takayuki Yamanouchi |
| 第 1 著者 所属（和/英） | シャープ(株)精密技術開発センター Precision Technology Development Center, Sharp Corporation |
| 第 2 著者 氏名（和/英） | 本庄 浩 / Hiroshi Honjo |
| 第 2 著者 所属（和/英） | シャープ(株)精密技術開発センター Precision Technology Development Center, Sharp Corporation |
| 第 3 著者 氏名（和/英） | 藤本 徹哉 / Tetsuya Fujimoto |
| 第 3 著者 所属（和/英） | シャープ(株)精密技術開発センター Precision Technology Development Center, Sharp Corporation |
| 発表年月日 | 1998/9/22 |
| 資料番号 | VLD98-61,ICD98-164,FTS98-88 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 287 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |