講演名 1998/9/22
テクノロジマッピングにおけるパタンマッチングの高速化について
松永 裕介,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿ではテクノロジマッピングの主要な問題の一つである, セルのマッチング問題について取り上げる.筆者は以前, 非明示的列挙法を用いてパタンマッチング処理の高速化を行なった.しかし, 大規模なセルライブラリの場合, 考慮すべきセルの数が多く, たとえセル一つあたりのマッチング時間が短縮されたとしても莫大なマッチング時間を要してしまう場合がある.本稿では, セルのパタン相互の関係を考慮して, マッチングそのものが起動される回数を削減することによって全体の処理時間の短縮を図る手法を提案する.具体的には位相同型なパタンに対して一括してマッチングを行なう手法と, パタン相互の包含関係を利用して無駄なマッチングを削減する手法を提案し, 実際のセルライブラリを用いた実験で提案手法の有効性を示す.100セルから数1000セルの規模のライブラリで最大40倍程度の高速化を達成している.
抄録(英) Pattern matching algorithm is widely used for practical technology mapping programs. It is simple and fast comparing to other matching algorithms. However, the conventional technology mapper does not pay much attention to relations among patterns. Each pattern is tried to match independently. This leads linear growth in CPU time according to the number of cells in a library. These points were not deeply considered when the algorithm was developed because cell libraries were not so large. In this paper, we propose a couple of speeding up techniques utilizing inter-relations among cells. These methods are very effective for large cell libraries with complex cells. Experimental results show that our methods gain matching time up to 40 times faster.
キーワード(和) 論理合成 / テクノロジマッピング / パタンマッチング
キーワード(英) logic synthesis / technology mapping / pattern matching
資料番号 VLD98-60,ICD98-163,FTS98-87
発行日

研究会情報
研究会 VLD
開催期間 1998/9/22(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) テクノロジマッピングにおけるパタンマッチングの高速化について
サブタイトル(和)
タイトル(英) On Accelerating Pattern Matching for Technology Mapping
サブタイトル(和)
キーワード(1)(和/英) 論理合成 / logic synthesis
キーワード(2)(和/英) テクノロジマッピング / technology mapping
キーワード(3)(和/英) パタンマッチング / pattern matching
第 1 著者 氏名(和/英) 松永 裕介 / Yusuke Matsunaga
第 1 著者 所属(和/英) (株)富士通研究所
Fujitsu Laboratories LTD.
発表年月日 1998/9/22
資料番号 VLD98-60,ICD98-163,FTS98-87
巻番号(vol) vol.98
号番号(no) 287
ページ範囲 pp.-
ページ数 8
発行日