| 講演名 | 1998/9/22 メガゲートASICのインプリメント設計 古賀 智昭, 坂本 秀樹, 津田 昌行, 大濱 章, 山川 徳敏, 内場 誠, 大里 正孝, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | メガゲートASICの効果的な設計手法の実例を述べる。ASICの論理設計は、HDLの採用により効率的な設計が可能となってきているが、大規模化により論理Fixを短期間で完了させることは困難になってきている。さらに、インプリメント設計(論理合成&レイアウト)期間は論理設計の品質に依存することが多く、ASICの総設計期間は大規模化により長期化する傾向にある。時には、論理設計とインプリメント設計の繰返しにより、収束見通しがつけられないケースも予測される。この問題は、インプリメント設計のスタートとなるフロアプランを早期に完成させ、論理設計とコンカレントにインプリメント設計を進める事で解決できる。今回、この手法を1.5メガゲートのゲートアレイ3Chipの開発に適用する事でその効果を確認した。 |
| 抄録(英) | This paper describes the effective design method for Mega-gate ASIC. Logic-design-time is shortened by using a HDL, however it becomes increasingly more difficult to fix the logic of a Mega-gate ASIC in a short time. Moreover implement-design (synthesis and layout) -time depends on the quality of logic-design. Therefore the total design time of a Mega-gate ASIC becomes longer, and we are sometimes forced to re-design over and over again. We propose the concurrent design of logic-design with implement-design using imaginary IPs to shorten a design time of a Mega-gate ASIC. And we show the result of the concurrent design with imaginary IPs for 3 chips of Mega-gate ASIC design. |
| キーワード(和) | メガゲート / インプリメント / コンカレント / アーキテクチャ / フロアプラン |
| キーワード(英) | Mega-gate / implement / concurrent / architecture / floor plan |
| 資料番号 | VLD98-54,ICD98-157,FTS98-81 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/9/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | メガゲートASICのインプリメント設計 |
| サブタイトル（和） | |
| タイトル（英） | Mega-gate ASIC implement design |
| サブタイトル（和） | |
| キーワード(1)（和/英） | メガゲート / Mega-gate |
| キーワード(2)（和/英） | インプリメント / implement |
| キーワード(3)（和/英） | コンカレント / concurrent |
| キーワード(4)（和/英） | アーキテクチャ / architecture |
| キーワード(5)（和/英） | フロアプラン / floor plan |
| 第 1 著者 氏名（和/英） | 古賀 智昭 / Chiaki KOGA |
| 第 1 著者 所属（和/英） | 富士通九州ディジタル・テクノロジ株式会社 Fujitsu Kyusyu Digital Technology Limited |
| 第 2 著者 氏名（和/英） | 坂本 秀樹 / Hideki SAKAMOTO |
| 第 2 著者 所属（和/英） | 富士通九州ディジタル・テクノロジ株式会社 Fujitsu Kyusyu Digital Technology Limited |
| 第 3 著者 氏名（和/英） | 津田 昌行 / Masayuki TSUDA |
| 第 3 著者 所属（和/英） | 富士通九州ディジタル・テクノロジ株式会社 Fujitsu Kyusyu Digital Technology Limited |
| 第 4 著者 氏名（和/英） | 大濱 章 / Akira OHAMA |
| 第 4 著者 所属（和/英） | 富士通九州ディジタル・テクノロジ株式会社 Fujitsu Kyusyu Digital Technology Limited |
| 第 5 著者 氏名（和/英） | 山川 徳敏 / Noritoshi YAMAKAWA |
| 第 5 著者 所属（和/英） | 富士通九州ディジタル・テクノロジ株式会社 Fujitsu Kyusyu Digital Technology Limited |
| 第 6 著者 氏名（和/英） | 内場 誠 / Makoto UCHIBA |
| 第 6 著者 所属（和/英） | 富士通九州通信システム株式会社 Fujitsu Kyusyu Communication Systems Limited |
| 第 7 著者 氏名（和/英） | 大里 正孝 / Masataka OHSATO |
| 第 7 著者 所属（和/英） | 富士通九州通信システム株式会社 Fujitsu Kyusyu Communication Systems Limited |
| 発表年月日 | 1998/9/22 |
| 資料番号 | VLD98-54,ICD98-157,FTS98-81 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 287 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |