| 講演名 | 1998/9/22 再帰的最尤復号アルゴリズムを用いた誤り訂正復号器のVLSI設計 滝 大輔, Miki Morgan hirosuke, 藤田 玄, 尾上 孝雄, 白川 功, 藤原 融, 嵩 忠雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本文では高速高信頼性衛星通信システム用(64, 35)Reed-Muller部分符号の復号化器のVLSI設計について述べる.ビタビアルゴリズムに比べトレリス構造の規則性を有効活用した再帰的最尤復号法を適用し, 3ステージのパイプラインアーキテクチャを用いて回路規模の削減を図ることにより, 1チップVLSI化を可能としている.本VLSIを60MHzで動作させることにより, NASAが要求している600Mbpsという伝送ビットレートが達成可能である. |
| 抄録(英) | A decoder of (64, 35) Reed-Muller subcode has been implemented, dedicatedly for high-speed satellite communication. The trellis-based recursive maximum likelihood decoding algorithm, which greatly reduces computational costs of the conventional Viterbi algorithm, is integrated in a single chip by using 3-stage pipeline architecture of add-compare-select tree. By using 0.6 μm CMOS triple-metal technology, the (64, 35) decoder is implemented with 202, 550 gates and operates at 60MHz of clock rate. The 600Mbps (64, 40) decoding system required for satellite communication can be constructed by employing 32 proposed decoders in parallel. |
| キーワード(和) | Reed-Muller符号 / 再帰的最尤復号法 / 衛星通信システム / トレリスダイアグラム |
| キーワード(英) | Reed-Muller code / recursive maximum likelihood decoding algorithm / satellite communication system / trellis diagram |
| 資料番号 | VLD98-52,ICD98-155,FTS98-79 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/9/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 再帰的最尤復号アルゴリズムを用いた誤り訂正復号器のVLSI設計 |
| サブタイトル（和） | |
| タイトル（英） | VLSI Implementation of a Recursive Maximum Likelihood Decoder dedicated to High-Speed Satellite Communication |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Reed-Muller符号 / Reed-Muller code |
| キーワード(2)（和/英） | 再帰的最尤復号法 / recursive maximum likelihood decoding algorithm |
| キーワード(3)（和/英） | 衛星通信システム / satellite communication system |
| キーワード(4)（和/英） | トレリスダイアグラム / trellis diagram |
| 第 1 著者 氏名（和/英） | 滝 大輔 / Daisuke TAKI |
| 第 1 著者 所属（和/英） | 大阪大学大学院工学研究科情報システム工学専攻 Dept. Info. Sys. Eng., Osaka Univ. |
| 第 2 著者 氏名（和/英） | Miki Morgan hirosuke / Morgan Hirosuke Miki |
| 第 2 著者 所属（和/英） | 大阪大学大学院工学研究科情報システム工学専攻 Dept. Info. Sys. Eng., Osaka Univ. |
| 第 3 著者 氏名（和/英） | 藤田 玄 / Gen FUJITA |
| 第 3 著者 所属（和/英） | 大阪大学大学院工学研究科情報システム工学専攻 Dept. Info. Sys. Eng., Osaka Univ. |
| 第 4 著者 氏名（和/英） | 尾上 孝雄 / Takao ONOYE |
| 第 4 著者 所属（和/英） | 大阪大学大学院工学研究科情報システム工学専攻 Dept. Info. Sys. Eng., Osaka Univ. |
| 第 5 著者 氏名（和/英） | 白川 功 / Isao SHIRAKAWA |
| 第 5 著者 所属（和/英） | 大阪大学大学院工学研究科情報システム工学専攻 Dept. Info. Sys. Eng., Osaka Univ. |
| 第 6 著者 氏名（和/英） | 藤原 融 / Toru FUJIWARA |
| 第 6 著者 所属（和/英） | 大阪大学大学院基礎工学研究科情報数理系専攻 Dept. Info. and Math. Science, Osaka Univ. |
| 第 7 著者 氏名（和/英） | 嵩 忠雄 / Tadao KASAMI |
| 第 7 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報数理学専攻 Faculty of Information Sciences Hiroshima City Univ. |
| 発表年月日 | 1998/9/22 |
| 資料番号 | VLD98-52,ICD98-155,FTS98-79 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 287 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |