| 講演名 | 1998/9/22 シフト型終了予測加算器の設計及びマイクロプロセッサへの応用 鄭 若〓, 浅田 邦博, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 加算操作のキャリー伝搬信号とキャリー発生信号を利用し、選択シフトで操作数の最大有効伝搬距離を計算したうえ、終了予測を実現する加算器を設計した。キャリー伝搬パスを中断せずに予測するにより、加算速度を最大限に維持している。従来型の加算器と比べ、平均演算速度を20%-66%向上した。マイクロプロセッサへの応用も検討した。 |
| 抄録(英) | In this report, an adder with prediction completion is proposed. It takes advantage of the maximum valid carry propagation length calculated from two operands to predict the operation time of the adder. Completion signal is created to indicate accomplishment of the addition. Without being interfered by the completion detection mechanism, the speed of addition circuit of the adder is maintained. Performance evaluation by simulation shows that it holds 20%-66% higher operation speed than that of conventional synchronous adders in average case. In addition, its application to microprocessor is also discussed. |
| キーワード(和) | 加算器 / 終了予測 / 終了検出 / 非同期 / マイクロプロセッサ |
| キーワード(英) | adder / completion prediction / completion detection / asynchronous / microprocessor |
| 資料番号 | VLD98-51,ICD98-154,FTS98-78 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/9/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | シフト型終了予測加算器の設計及びマイクロプロセッサへの応用 |
| サブタイトル（和） | |
| タイトル（英） | Design of Completion Prediction Adder with Shift Operation and Its Application to Microprocessor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 加算器 / adder |
| キーワード(2)（和/英） | 終了予測 / completion prediction |
| キーワード(3)（和/英） | 終了検出 / completion detection |
| キーワード(4)（和/英） | 非同期 / asynchronous |
| キーワード(5)（和/英） | マイクロプロセッサ / microprocessor |
| 第 1 著者 氏名（和/英） | 鄭 若〓 / Ruotong Zheng |
| 第 1 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター VLSI Design Education Center, University of Tokyo |
| 第 2 著者 氏名（和/英） | 浅田 邦博 / Kunihiro Asada |
| 第 2 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター VLSI Design Education Center, University of Tokyo |
| 発表年月日 | 1998/9/22 |
| 資料番号 | VLD98-51,ICD98-154,FTS98-78 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 287 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |