| 講演名 | 1998/9/22 準同期式回路の実現に適したクロック木構成法 西川 慎哉, 高橋 篤司, 梶谷 洋司, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 高速、低消費電力な回路を実現する準同期式回路の実現法の一つにクロック駆動設計手法がある。本研究ではクロック駆動設計手法におけるクロック木に適した配線手法を提案する。大域的情報を基に二次元平面上のクロックシンクを1.5次元状にグループ化し、それらのグループに対して別個に配線を行なう。各クロックシンクにクロック信号を入力するタイミングが同時ではなく、かつクロックソースから遠ざかるに従ってそのタイミングが遅れている場合、グループ内の配線はほとんど一本の線で構成でき、非常に有効である。従来手法と配線長を比較し、その有効性を実験により確かめた。 |
| 抄録(英) | High speed and low power semi-synchronous circuits are expected to be realized by clock-driven design methodology. We propose a clock routing method that is suitable for this methodology. In this method, first clock sinks on a 2-dimensional plane are divided into 1.5 dimensional groups using global information, second clock sinks are connected within each group. If a clock input timing for each register is scheduled roughly proportional to the distance from clock source, proposed method is effective since clock wire in each group will consist of almost single wire. Experiments show that our method is more effective than a previous method in terms of wire length. |
| キーワード(和) | 準同期式回路 / クロックスケジュール / クロック駆動設計手法 / クロック木 |
| キーワード(英) | Semi-synchronous circuits / clock schedule / clock-driven design methodology / clock tree |
| 資料番号 | VLD98-50,ICD98-153,FTS98-77 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/9/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 準同期式回路の実現に適したクロック木構成法 |
| サブタイトル（和） | |
| タイトル（英） | A Clock-Routing Method for Semi-Synchronous Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 準同期式回路 / Semi-synchronous circuits |
| キーワード(2)（和/英） | クロックスケジュール / clock schedule |
| キーワード(3)（和/英） | クロック駆動設計手法 / clock-driven design methodology |
| キーワード(4)（和/英） | クロック木 / clock tree |
| 第 1 著者 氏名（和/英） | 西川 慎哉 / Shinya Nishikawa |
| 第 1 著者 所属（和/英） | 東京工業大学工学部電気電子工学科 Dept. of Electrical and Electronic Engrg., Tokyo Inst. of Tech. |
| 第 2 著者 氏名（和/英） | 高橋 篤司 / Atsushi Takahashi |
| 第 2 著者 所属（和/英） | 東京工業大学工学部電気電子工学科 Dept. of Electrical and Electronic Engrg., Tokyo Inst. of Tech. |
| 第 3 著者 氏名（和/英） | 梶谷 洋司 / Yoji Kajitani |
| 第 3 著者 所属（和/英） | 東京工業大学工学部電気電子工学科 Dept. of Electrical and Electronic Engrg., Tokyo Inst. of Tech. |
| 発表年月日 | 1998/9/22 |
| 資料番号 | VLD98-50,ICD98-153,FTS98-77 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 287 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |