| 講演名 | 1998/12/10 FPGA上の組合せ回路および順序回路のための新しい論理関数表現法 安岡 孝一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | LUT型FPGA上での組合せ回路の各結線の論理関数を記述するための表現法として、SPD(Sums of Products to be Distinguished)を提案する。また、LUT型FPGA上での順序回路の状態割当を記述し、さらに各結線の論理関数を記述するための表現法として、SPSD(Sums of Prodicts and States to be Distingushed)を提案する。 |
| 抄録(英) | In this paper, SPD (Sums of Products to be Distinguished) is proposed for a new algebraic expression of combinational circuits on LUT-based FPGA. Also SPSD (Sums of Products and States to be Distinguished) is proposed for a new algebraic expression of state assignments and logic functions on LUT-based FPGA realizing sequential circuits. |
| キーワード(和) | LUT型FPGA / 順序回路 / 状態割当 / 最小化 |
| キーワード(英) | LUT-based FPGA / sequential circuit / state assignment / optimization |
| 資料番号 | VLD98-112,CPSY98-132 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/12/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGA上の組合せ回路および順序回路のための新しい論理関数表現法 |
| サブタイトル（和） | |
| タイトル（英） | New Algebraic Expressions for Combinational and Sequential Circuits on FPGAs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | LUT型FPGA / LUT-based FPGA |
| キーワード(2)（和/英） | 順序回路 / sequential circuit |
| キーワード(3)（和/英） | 状態割当 / state assignment |
| キーワード(4)（和/英） | 最小化 / optimization |
| 第 1 著者 氏名（和/英） | 安岡 孝一 / Koichi Yasuoka |
| 第 1 著者 所属（和/英） | 京都大学大型計算機センター Kyoto University Data Processing Center |
| 発表年月日 | 1998/12/10 |
| 資料番号 | VLD98-112,CPSY98-132 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 446 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |