講演名 | 1998/12/10 デバイス・シミュレーション・エンジンの一構成法 冨田 栄作, 山本 利雄, 井口 幸洋, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 高速でかつ安価なデバイス・シミュレーション専用のハードウェアの構成について検討した結果を報告している.離散化されたデバイス方程式の格子点上の未知変数の計算にはFPGAを用い, 未知変数の格納にはFPGA内部のSRAMを用いるという方法で部品数を削減するという現実的な構成方法を提案している.デバイス方程式に先だって, ポアソン方程式の数値解析を取り上げ実装の検討を行なった.またスタティック・タイミング・アナライザとタイミング・シミュレーションを用いた予備的な評価も行なっている. |
抄録(英) | A high-speed and low-cost device simulation engine is proposed together with the investigation for its structure and realization. The proposal is based on the employment of FPGAs which are used for the calculations of the unknown variables of the discretized device equations. The SRAMs in the FPGAs are partly used for the memories, thus resulting in the cut down of the number of components. The performance of simulation engine is estimated by a static timing analyzer and timing simulator. |
キーワード(和) | デバイス・シミュレーション / シミュレーション・エンジン / FPGA |
キーワード(英) | Device simulation / Simulation Engine / FPGA |
資料番号 | VLD98-108,CPSY98-128 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 1998/12/10(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | デバイス・シミュレーション・エンジンの一構成法 |
サブタイトル(和) | |
タイトル(英) | A Realization of Devices Simulation Engine |
サブタイトル(和) | |
キーワード(1)(和/英) | デバイス・シミュレーション / Device simulation |
キーワード(2)(和/英) | シミュレーション・エンジン / Simulation Engine |
キーワード(3)(和/英) | FPGA / FPGA |
第 1 著者 氏名(和/英) | 冨田 栄作 / Eisaku TOMITA |
第 1 著者 所属(和/英) | 明治大学理工学部情報科学科 Dept. of Computer Science Meiji University |
第 2 著者 氏名(和/英) | 山本 利雄 / Toshio YAMAMOTO |
第 2 著者 所属(和/英) | 明治大学理工学部情報科学科 Dept. of Computer Science Meiji University |
第 3 著者 氏名(和/英) | 井口 幸洋 / Yukihiro IGUCHI |
第 3 著者 所属(和/英) | 明治大学理工学部情報科学科 Dept. of Computer Science Meiji University |
発表年月日 | 1998/12/10 |
資料番号 | VLD98-108,CPSY98-128 |
巻番号(vol) | vol.98 |
号番号(no) | 446 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |