| 講演名 | 1998/12/10 自律再構成可能な格子結合型マルチプロセッサシステムのハードウェア構成 山田 順也, 阿部 亨, 堀口 進, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 近年, 大規模な計算を高速に処理するために, 多数のProcessing Element(PE)を相互結合網で接続した超並列計算機に関する研究が盛んに行われている.超並列計算機には多数のプロセッサが存在するため, プロセッサの故障回避を考慮したシステムのフォールトトレランスが重要な問題である.超並列計算機の一つである格子結合型マルチプロセッサのプロセッサ故障回避として, トラックとスイッチを用いた再構成手法がいくつか提案されている.しかし, 従来の再構成手法はアルゴリズムの解析に重点がおかれたシミュレーション評価に留まっており, ハードウェアへの実装については考慮されていない.本稿では, 自律再構成が可能な格子結合型マルチプロセッサシステムのハードウェア実装について検討する.また, 自律再構成が可能な格子結合型アルチプロセッサシステムの再構成時間, 冗長な回路量について検討し, FPGA上に実装した場合の評価を行う. |
| 抄録(英) | To achieve high-performance computing for large scale advanced applications, many researchers have been studying massively parallel computers consisting of a large number of processing elements (PEs). A Fault-tolerance is one of the critical problems to construct massively parallel computers. Several reconfiguration architectures using spare PEs, tracks and switches have been proposed for 2D-mesh multiprocessor systems. Several reconfiguration schemes of 2D-mesh array theoretically discussed by only simulations. However, a hardware implementation of the reconfiguration algorithms to achieve fault-tolerance have not been studied yet. We propose new hardware systems to achieve self-reconfiguration of 2D-mesh multiprocessor systems. The hardware systems are implemented on FPGAs and evaluated on reconfiguration times and the number of gates required for redundant circuits. |
| キーワード(和) | 格子結合型マルチプロセッサ / 自律再構成 / 故障回避 / フォールト トレランス / FPGA |
| キーワード(英) | 2D-mesh Array / Self-Reconfiguration / Defect Avoidance / Fault Tolerance / FPGA |
| 資料番号 | VLD98-99,CPSY98-119 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/12/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 自律再構成可能な格子結合型マルチプロセッサシステムのハードウェア構成 |
| サブタイトル（和） | |
| タイトル（英） | A Hardware System of Self-Reconfigurable 2D-Mesh Multiprocessor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 格子結合型マルチプロセッサ / 2D-mesh Array |
| キーワード(2)（和/英） | 自律再構成 / Self-Reconfiguration |
| キーワード(3)（和/英） | 故障回避 / Defect Avoidance |
| キーワード(4)（和/英） | フォールト トレランス / Fault Tolerance |
| キーワード(5)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 山田 順也 / Junya Yamada |
| 第 1 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science Japan Advanced Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 阿部 亨 / Toru Abe |
| 第 2 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science Japan Advanced Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 堀口 進 / Susumu Horiguchi |
| 第 3 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 School of Information Science Japan Advanced Institute of Science and Technology |
| 発表年月日 | 1998/12/10 |
| 資料番号 | VLD98-99,CPSY98-119 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 446 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |