| 講演名 | 1998/12/11 FPGA設計用統合環境を用いたASIC設計事例 小林 和淑, 神原 弘之, 小野寺 秀俊, 田丸 啓吉, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では, MAX+PLUSII(MAX)でAHDLを用いて設計したASICと, Verilog-HDL, VHDLを用いてDesign Compilerで設計したASICとの性能の比較を行う.MAXを用いてASIC上流設計ができれば, FPGA上に実現された回路をそのままASICにすることができる.ツールの使用法も簡便で, 設計者への初期負担が非常に小さい.学生や社会人のLSI導入教育へも利用できる.設計事例として, 「BCD電卓」, 「教育用マイクロプロセッサKuechip2」を例にあげ, AHDLで設計した回路をASIC向けにリターゲットしても, その性能, 回路面積がVerilog-HDLや, VHDLで設計した回路と遜色しないことを示す. |
| 抄録(英) | Here, we compare ASIC design methodologies between MAX+PLUSII for FPGAs and conventional ASIC design environment by Verilog-HDL or VHDL. MAX+PLUSII is an FPGA design framework that integrates a schematic entry, an HDL Compiler and a simulator. If MAX can be applied to ASIC designs, designers can easily master the design flow owing to its user-friendly GUI environment. We apply the proposed MAX+PLUSII-based ASIC design methodology to two designs, "a BCD calculator", and "A Microprocessor for Education of Computer Hardware and LSI Design: Kuechip2". The proposed method achieves good performance and small area. |
| キーワード(和) | FPGA / Altera / MAX+PLUSII / ASIC / 論理合成 / 統合環境 |
| キーワード(英) | FPGA / Altera / MAX+PLUSII / Integrated Design Tool / ASIC |
| 資料番号 | VLD98-118,CPSY98-138 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1998/12/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGA設計用統合環境を用いたASIC設計事例 |
| サブタイトル（和） | |
| タイトル（英） | An ASIC Design Methodology Using an Integrated Design Tool for FPGAs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | Altera / Altera |
| キーワード(3)（和/英） | MAX+PLUSII / MAX+PLUSII |
| キーワード(4)（和/英） | ASIC / Integrated Design Tool |
| キーワード(5)（和/英） | 論理合成 / ASIC |
| キーワード(6)（和/英） | 統合環境 |
| 第 1 著者 氏名（和/英） | 小林 和淑 / K Kobayashi |
| 第 1 著者 所属（和/英） | 京都大学大学院情報学研究科 Graduate School of Informatics, Kyoto University |
| 第 2 著者 氏名（和/英） | 神原 弘之 / H Kanbara |
| 第 2 著者 所属（和/英） | 京都大学大学院情報学研究科:京都高度技術研究所 Graduate School of Informatics, Kyoto University:Advanced Software Technology & Mechatronics Research Institute of KYOTO |
| 第 3 著者 氏名（和/英） | 小野寺 秀俊 / H Onodera |
| 第 3 著者 所属（和/英） | 京都大学大学院情報学研究科 Graduate School of Informatics, Kyoto University |
| 第 4 著者 氏名（和/英） | 田丸 啓吉 / K Tamaru |
| 第 4 著者 所属（和/英） | 京都大学大学院情報学研究科 Graduate School of Informatics, Kyoto University |
| 発表年月日 | 1998/12/11 |
| 資料番号 | VLD98-118,CPSY98-138 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 447 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |