| 講演名 | 1996/3/8 セル合成におけるトランジスタ配置手法 雑賀 俊二, 福井 正博, 四宮 典子, 秋濃 俊郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | スタンダードセル等リーフセルのレイアウト合成において、トランジスタに2次元の自由度を与えてより柔軟なレイアウトパターンを実現するトランジスタ配置手法を提案する。回路情報から抽出したセル内の信号の流れに沿って、P/Nチャネルをそれぞれ1次元的に初期配置し、その後、配線密度を考慮してトランジスタの折り返しを行い、折り返されたトランジスタを局所的最適化方法によって2次元配置への展開を行う。2次元配置の最適化は、1次元列配置の傾向を反映させながら、確率的手法によりセル形状に合わせたトランジスタ配置と拡散共有化を実現するものである。 |
| 抄録(英) | We have proposed a new transistor placement algorithm for leaf cell layout synthesis that allows freedom of transistor arrangement in two-dimensional to make more flexible layout possible than conventional algorithms. The algorithm allows not only the two-dimensional placement optimization but also reflecting the signal flow order of transistors to the final layout. The scheme is implemented by the combination of a global optimization of one-dimensional transistor arrangement and a local optimization of two-dimensional arrangement. Transistor folding with consideration of routing density is also include to get more flexibility in the cell height. |
| キーワード(和) | セル合成 / トランジスタ配置 / 1次元配置 / 2次元配置 / トランジスタ折り返し |
| キーワード(英) | cell synthesis / transistor placement / 1-dimensional placement / 2-dimensional placement / transistor folding |
| 資料番号 | VLD95-156,ICD95-256 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/3/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | セル合成におけるトランジスタ配置手法 |
| サブタイトル（和） | |
| タイトル（英） | A New 2-Dimensional Transistor Placement in Leaf Cell Layout Synthesis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | セル合成 / cell synthesis |
| キーワード(2)（和/英） | トランジスタ配置 / transistor placement |
| キーワード(3)（和/英） | 1次元配置 / 1-dimensional placement |
| キーワード(4)（和/英） | 2次元配置 / 2-dimensional placement |
| キーワード(5)（和/英） | トランジスタ折り返し / transistor folding |
| 第 1 著者 氏名（和/英） | 雑賀 俊二 / Shunji Saika |
| 第 1 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co., Ltd. |
| 第 2 著者 氏名（和/英） | 福井 正博 / Masahiro Fukui |
| 第 2 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co., Ltd. |
| 第 3 著者 氏名（和/英） | 四宮 典子 / Noriko Shinomiya |
| 第 3 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co., Ltd. |
| 第 4 著者 氏名（和/英） | 秋濃 俊郎 / Toshiro Akino |
| 第 4 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co., Ltd. |
| 発表年月日 | 1996/3/8 |
| 資料番号 | VLD95-156,ICD95-256 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 562 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |