| 講演名 | 1996/3/8 屈曲ゲートを用いたセルレイアウト最適化手法 四宮 典子, 福井 正博, 雑賀 俊二, 秋濃 俊郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 我々は、人手設計並の高集積なリーフセルの合成を目指して、より汎用的な2次元配置モデルを用い、再配線とコンパクションを備えたセル合成手法の提案を行なって来た。今回、更に、プロセス技術の変化に柔軟に対応できるシステムを目指して、屈曲ゲートの取り扱いや、トランジスタ上金属配線通過を可能とするレイアウト・モデルを示し、それを用いたコンパクション手法を報告するとともに、面積および性能の観点から最適なレイアウトパターンを自動生成するセルレイアウト最適化手法について報告する。 |
| 抄録(英) | Aiming at synthesizing hand-crafted level high-dense leaf cell layout, we have proposed two-dimensional transistor arrangement model and algorithms for re-routing and compaction for the layout model. Additionally, this paper proposes more flexible layout model and layout optimization algorithms that enable oven the transistor wiring and bent gates to optimize the area and performance. |
| キーワード(和) | セルレイアウト合成 / コンパクション / 屈曲ゲート / トランジスタ上記線 / レイアウト最適化 |
| キーワード(英) | cell layout synthesis / compaction / bent gate / oven the transistor wiring / layout optimization |
| 資料番号 | VLD95-155,ICD95-255 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/3/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 屈曲ゲートを用いたセルレイアウト最適化手法 |
| サブタイトル（和） | |
| タイトル（英） | A Layout Optimization Algorithm for Leaf Cells with Bent Gates |
| サブタイトル（和） | |
| キーワード(1)（和/英） | セルレイアウト合成 / cell layout synthesis |
| キーワード(2)（和/英） | コンパクション / compaction |
| キーワード(3)（和/英） | 屈曲ゲート / bent gate |
| キーワード(4)（和/英） | トランジスタ上記線 / oven the transistor wiring |
| キーワード(5)（和/英） | レイアウト最適化 / layout optimization |
| 第 1 著者 氏名（和/英） | 四宮 典子 / Noriko Shinomiya |
| 第 1 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co., Ltd. |
| 第 2 著者 氏名（和/英） | 福井 正博 / Masahiro Fukui |
| 第 2 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co., Ltd. |
| 第 3 著者 氏名（和/英） | 雑賀 俊二 / Syunji Saika |
| 第 3 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co., Ltd. |
| 第 4 著者 氏名（和/英） | 秋濃 俊郎 / Toshiro Akino |
| 第 4 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co., Ltd. |
| 発表年月日 | 1996/3/8 |
| 資料番号 | VLD95-155,ICD95-255 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 562 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |