| 講演名 | 1996/3/8 二つのしきい値を用いた遅延表現の提案 岩西 信房, 冨田 泰弘, 山口 龍一, 枝松 寿一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | Digital CMOSの論理シミュレーションにおいて、低電圧、低消費電力及び高密度なLSIを実現するためには、高精度なタイミングモデルが必要となる。しかし現在のタイミングモデルでは、駆動する負荷容量が小さいゲートの入力に大きな鈍りのある波形が入力された場合に、ゲート遅延時間及び配線遅延時間に負の遅延が生じる場合がある。これは、ゲート遅延時間及び配線遅延時間の遅延定義方法が一つのしきい値を基準にして定義されていることに原因がある。そこで、負の遅延が生じないように従来とは異なる二つのしきい値を用いた新しい遅延定義を行ない、その遅延定義をタイミングモデルに組み込んで高精度なタイミング解析を実現する手法を提案する。 |
| 抄録(英) | We propose a dual threshold delay model for accurate timing definition for cell-based LSI designs by introducing dual threshold voltage definitions for each cell and by making cell delay and wire delay positive. Our model aims at high density and low power design of sub-half micron CMOS devices. Further more, this model solves negative delay problem in conventional delay definition at very slow slope and accurate delay handling becomes possible in logic simulation and logic synthesis. |
| キーワード(和) | 負の遅延 / 二つのしきい値 / 遅延定義 / タイミングモデル / 低消費電力 |
| キーワード(英) | negative delay / dual threshold / delay definition / delay model / low power |
| 資料番号 | VLD95-150,ICD95-250 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/3/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 二つのしきい値を用いた遅延表現の提案 |
| サブタイトル（和） | |
| タイトル（英） | Dual Threshold Delay Model for Nonlinear Device Characterization |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 負の遅延 / negative delay |
| キーワード(2)（和/英） | 二つのしきい値 / dual threshold |
| キーワード(3)（和/英） | 遅延定義 / delay definition |
| キーワード(4)（和/英） | タイミングモデル / delay model |
| キーワード(5)（和/英） | 低消費電力 / low power |
| 第 1 著者 氏名（和/英） | 岩西 信房 / Nobufusa Iwanishi |
| 第 1 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co.,Ltd. |
| 第 2 著者 氏名（和/英） | 冨田 泰弘 / Yasuhiro Tomita |
| 第 2 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co.,Ltd. |
| 第 3 著者 氏名（和/英） | 山口 龍一 / Ryuichi Yamaguchi |
| 第 3 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co.,Ltd. |
| 第 4 著者 氏名（和/英） | 枝松 寿一 / Hisakazu Edamatsu |
| 第 4 著者 所属（和/英） | 松下電器産業株式会社 半導体研究センター Semiconductor Research Center, Matsushita Electric Industrial Co.,Ltd. |
| 発表年月日 | 1996/3/8 |
| 資料番号 | VLD95-150,ICD95-250 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 562 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |