| 講演名 | 1996/3/8 ニューロンMOSトランジスタを用いた並列乗算器の評価 廣瀬 啓, 安浦 寛人, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 我々は, 東北大学で開発された新しいデバイスであるニューロンMOSトランジスタ(neuMOS)を2値論理回路に適用することにより, CMOSを用いた場合と比べて高集積化, 高速化を計ろうとしている. 本稿では基本的な算術演算回路である全加算器および並列乗算器をneuMOSを用いて構成し, 占有面積, 伝搬遅延, 消費電力についてCMOSとの比較を行った. その結果, neuMOSの方が消費電力は増加するが, 全加算器を用いた配列型乗算器では面積を約35%削減でき, (7,3)パラレルカウンタ型乗算器では遅延を約32%削減できることが分かった. |
| 抄録(英) | We intend to obtain a high-speed and high-density logic circuit applying neuron MOS transistors (neuMOSs), that is developed in Tohoku university, to a binary logic circuit. In this paper, we focus on basic arithmetic functional circuits such as a full-adder and a multiplier, and make a comparison of the area, delay, and power of the neuMOS circuits with conventional CMOS logic circuits. The result of physical design and SPICE simulation shows that all circuits using neuMOS increase in power, but the area of a neuMOS multiplier with full-adders decreases to about 35% of a CMOS's, and the delay of a neuMOS multiplier with (7,3) parallel counters decreases to about 32% of a CMOS's. |
| キーワード(和) | ニューロンMOSトランジスタ / 乗算器 / 全加算器 / パラレルカウンタ |
| キーワード(英) | neuron MOS transistor / multiplier / full-adder / parallel counter |
| 資料番号 | VLD95-147,ICD95-247 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/3/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ニューロンMOSトランジスタを用いた並列乗算器の評価 |
| サブタイトル（和） | |
| タイトル（英） | An Evaluation of Parallel Multipliers using Neuron MOS Transistors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ニューロンMOSトランジスタ / neuron MOS transistor |
| キーワード(2)（和/英） | 乗算器 / multiplier |
| キーワード(3)（和/英） | 全加算器 / full-adder |
| キーワード(4)（和/英） | パラレルカウンタ / parallel counter |
| 第 1 著者 氏名（和/英） | 廣瀬 啓 / Kei HIROSE |
| 第 1 著者 所属（和/英） | 九州大学 大学院 総合理工学研究科 情報システム学専攻 Department of Information Systems Interdisciplinary Graduate School of Engineering Sciences Kyushu University |
| 第 2 著者 氏名（和/英） | 安浦 寛人 / Hiroto YASUURA |
| 第 2 著者 所属（和/英） | 九州大学 大学院 総合理工学研究科 情報システム学専攻 Department of Information Systems Interdisciplinary Graduate School of Engineering Sciences Kyushu University |
| 発表年月日 | 1996/3/8 |
| 資料番号 | VLD95-147,ICD95-247 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 562 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |