| 講演名 | 1996/3/7 パネル討論 : 設計/CAD技術はディープサブミクロン時代の挑戦に耐えられるか 山品 正勝, 増田 英司, 枝松 壽一, 長谷川 隆, 小川 泰, 渡辺 孝博, 小野寺 秀俊, 三橋 隆, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 2l世紀を間近にひかえシリコン技術はディープサブミクロンの時代に入ろうとしています。時代にふさわしい設計/CAD技術の革新が必要と考えられます。各パネリストの問題意識および今後の設計/CAD技術の展望を示していただくとともに、特に次のような項目について議論したいと考えています:ディープサブミクロン時代の製造技術の設計/CAD技術へのインパクト。セル・メガセル、配線遅延のモデリングに対する影響。新たに必要なCAD技術およびアルゴリズムが何か。RTL以上のレベルでの設計におけるスピード/パワー/面積のトレードオフ。上記に限らずディープサブミクロン時代の設計・CAD技術に関する問題、技術的展望を議論したいと思います。 |
| 抄録(英) | Design and CAD technology in deep sub-micron era will be discussed. The panel members are requested to argue following issues: impact of deep sub-micron technology on design and CAD. impact of the technology on cell, megacell, and wire delay modeling. CAD technologies and algorithm newly required in deep sub-micron era. Speed, power and area trade-off in RT level design. |
| キーワード(和) | パネル討論 / ディープサブミクロン / 集積回路 / 設計技術 / CAD技術 / 技術展望 |
| キーワード(英) | Panel Discussion / Deep sub-micron / Integrated Circuits / Design / CAD |
| 資料番号 | VLD95-142,ICD95-242 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 1996/3/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | パネル討論 : 設計/CAD技術はディープサブミクロン時代の挑戦に耐えられるか |
| サブタイトル（和） | |
| タイトル（英） | Can Design and CAD Technology meet the challenge in Deep Sub-micron Era ? |
| サブタイトル（和） | |
| キーワード(1)（和/英） | パネル討論 / Panel Discussion |
| キーワード(2)（和/英） | ディープサブミクロン / Deep sub-micron |
| キーワード(3)（和/英） | 集積回路 / Integrated Circuits |
| キーワード(4)（和/英） | 設計技術 / Design |
| キーワード(5)（和/英） | CAD技術 / CAD |
| キーワード(6)（和/英） | 技術展望 |
| 第 1 著者 氏名（和/英） | 山品 正勝 / M. Yamashina |
| 第 1 著者 所属（和/英） | 日本電気(株) マイクロエレクトロニクス研究所 NEC Microelectronics Research Laboratories |
| 第 2 著者 氏名（和/英） | 増田 英司 / E. Masuda |
| 第 2 著者 所属（和/英） | (株)東芝 半導体デバイス技術研究所 Semiconductor Device Eng. Lab., Toshiba Corp. |
| 第 3 著者 氏名（和/英） | 枝松 壽一 / H. Edamatsu |
| 第 3 著者 所属（和/英） | 松下電器産業(株) 半導体研究センター Semiconductor Research Center, Matsushita Electric |
| 第 4 著者 氏名（和/英） | 長谷川 隆 / T. Hasegawa |
| 第 4 著者 所属（和/英） | 富士通(株) LSIテクノロジ開発部 Fujitsu Ltd. |
| 第 5 著者 氏名（和/英） | 小川 泰 / Y. Ogawa |
| 第 5 著者 所属（和/英） | (株)日立製作所 半導体事業部技術開発本部 Semiconductor & Integrated Circuit Div, Hitachi, Ltd. |
| 第 6 著者 氏名（和/英） | 渡辺 孝博 / T. Watanabe |
| 第 6 著者 所属（和/英） | 山口大学 工学部 Yamaguchi University |
| 第 7 著者 氏名（和/英） | 小野寺 秀俊 / H. Onodera |
| 第 7 著者 所属（和/英） | 京都大学工学部電子工学科 Department of Electronics, Kyoto University. |
| 第 8 著者 氏名（和/英） | 三橋 隆 / T. Mitsuhashi |
| 第 8 著者 所属（和/英） | (株)東芝半導体設計・評価技術センター Semiconductor DA & Test Eng. Center, Toshiba Corp. |
| 発表年月日 | 1996/3/7 |
| 資料番号 | VLD95-142,ICD95-242 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 561 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |